咨询与建议

看过本文的还看了

相关文献

该作者的其他文献

文献详情 >Verilog与SystemVerilog编程陷阱:如何避免... 收藏

Verilog与SystemVerilog编程陷阱:如何避免101个常犯的编码错误

Verilog and system verilog gotchas:101 common coding errors and how to avoid them

丛 书 名:电子与嵌入式系统设计译丛

作     者:(美)斯图尔特·萨瑟兰(Stuart Sutherland) (美)当·米尔斯(Don Mills) 

I S B N:(纸本) 9787111503163 

出 版 社:机械工业出版社 

出 版 年:2015年

页      数:155页页

主 题 词:VHDL语言 程序设计 

学科分类:0501[文学-中国语言文学] 05[文学] 050106[文学-中国现当代文学] 08[工学] 0835[工学-软件工程] 081202[工学-计算机软件与理论] 0812[工学-计算机科学与技术(可授工学、理学学位)] 

摘      要:本书阐述了使用Verilog和SystemVerilog语言时超过100个常见的编码错误;每一个例子都详细说明了错误的症状、错误的语言规则以及正确的编码方式。

实体馆藏
馆藏地名称 定位 索书号 条码号 文献状态
交院图书借阅室 查看 TP312VH/S007 449424 阅览
交院图书借阅室 查看 TP312VH/S007 449425 可借
交院图书借阅室 查看 TP312VH/S007 449426 可借
工科文献藏阅区 查看 TP312VH/S007 012312958 可借
工科文献藏阅区 查看 TP312VH/S007 012312957 可借

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分