面向100 Gbps网络应用的RISC-V CPU设计与实现

作     者：李晓霖 韩萌 郝凯 薛海韵 卢圣健 张昆明 祁楠 牛星茂 肖利民 郝沁汾 Li Xiaolin;Han Meng;Hao Kai;Xue Haiyun;Lu Shengjian;Zhang Kunming;Qi Nan;Niu Xingmao;Xiao Limin;Hao Qinfen

作者机构：中国科学院计算技术研究所高通量计算机研究中心北京100190 中国科学院大学计算机科学与技术学院北京100049 北京航空航天大学计算机科学与工程学院北京100191 中国科学院半导体研究所超晶格国家重点实验室北京100083 中国科学院微电子研究所系统封装与集成研发中心北京100029 

出 版 物：《计算机辅助设计与图形学学报》 (Journal of Computer-Aided Design & Computer Graphics)

年 卷 期：2021年第33卷第6期

页      面：956-962页

核心收录：

学科分类：08[工学] 080203[工学-机械设计及理论] 0802[工学-机械工程] 

基　　金：国家重点研发计划(2019YFB2203004) 北京市科技计划(Z191100004819006) 

主　　题：RISC-V 片上系统 100 Gbps以太网 介质访问控制子层 物理编码子层 串行器/解串器 智能网卡 

摘      要：RISC-V作为新一代开源精简指令集,具有功耗低、面积小和性能高的优点,因此基于RISC-V架构的技术和产品发展迅速.然而,目前基于RISC-V架构的中高端64位CPU设计实例很少,也缺乏相应的商用IP,尤其是在面向高速网络应用方面.因此,首先改进了开源的64位U500 RISC-V SoC,包括增加了总线宽度和集成二级缓存等;然后在CPU中实现了完整的100 Gbps以太网功能模块,包括介质访问控制子层、物理编码子层和串行器/解串器以及用于该功能模块的发送缓冲区和接收缓冲区;最后通过前端仿真、FPGA验证以及启动Linux操作系统,验证了所设计的64位RISC-V CPU以及100 Gbps以太网功能模块的正确性和有效性.所设计的RISC-V CPU和100 Gbps以太网功能模块可应用于智能网卡等数据中心应用场景.