SM4算法的FPGA优化实现方法

作     者：何诗洋 李晖 李凤华 HE Shiyang;LI Hui;LI Fenghua

作者机构：西安电子科技大学大数据安全教育部工程研究中心陕西西安710071 西安电子科技大学网络与信息安全学院陕西西安710126 中国科学院信息工程研究所北京100093 

出 版 物：《西安电子科技大学学报》 (Journal of Xidian University)

年 卷 期：2021年第48卷第3期

页      面：155-162页

核心收录：

学科分类：0839[工学-网络空间安全] 08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

基　　金：国家重点研发计划(2017YFB0802700) 陕西省重点研发计划(2019ZDLGY12-09) 移动互联网安全陕西省创新团队(2018TD-007) 

主　　题：国密SM4算法 现场可编程门阵列 架构优化 硬件实现 

摘      要：数据加密是保证信息安全的重要手段之一。SM4算法具有安全性强、效率高和易于硬件实现等优势,被广泛应用于数据加密领域,而利用硬件特性高效/高速实现SM4算法成为当前研究的热点。针对SM4算法提出的4套硬件架构,并在XILINX KINTEX-7 FPGA上实现。循环型架构面向资源节约优化,消耗193个SLICE,吞吐量为1.27 Gb/s;流水线型架构基于LUT、BRAM、BRAM+REGISTER方法实现,根据不同应用场景,3种方案能够在查找表、寄存器和块内存等资源消耗方面进行权衡和优化,吞吐量最高可达42.10 Gb/s。