咨询与建议

看过本文的还看了

相关文献

该作者的其他文献

文献详情 >一种基于时间交织逐次逼近结构的高速低功耗ADC设计 收藏

一种基于时间交织逐次逼近结构的高速低功耗ADC设计

A high-speed low-power ADC design based on time-interleaved SAR architecture

作     者:李冬 孙金中 LI Dong;SUN Jin-zhong

作者机构:安徽芯纪元科技有限公司 

出 版 物:《中国集成电路》 (China lntegrated Circuit)

年 卷 期:2022年第31卷第8期

页      面:45-48,51页

学科分类:080902[工学-电路与系统] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学] 

主  题:模数转换器 时间交织 逐次逼近 低功耗 

摘      要:本文介绍了一种采用28nm CMOS工艺实现的12位高速低功耗模数转换器。为了在低功耗的基础上实现高速模数转换,本设计选择时间交织结构为系统架构,单通道ADC采用逐次逼近结构。单通道SAR ADC采样速率90MS/s,4通道时间交织实现360MS/s的采样速率。测试结果表明,该ADC在360MS/s采样速率和33MHz输入信号频率下,测得的信噪失真比(SNDR)和无杂散动态范围(SFDR)分别为62.1dB和71.2dB,功耗为148mW。

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分