面向杂凑密码算法的专用指令加速器的设计与实现

作     者：王轩 刘勤让 陈磊 魏帅 范旺 杨恒 WANG Xuan;LIU Qinrang;CHEN Lei;WEI Shuai;FAN Wang;YANG Heng

作者机构：郑州大学网络空间安全学院郑州450002 战略支援部队信息工程大学信息技术研究所郑州450002 井芯微电子技术(天津)有限公司天津300457 

出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)

年 卷 期：2025年第61卷第2期

页      面：363-371页

学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

基　　金：国家重点研发计划重点专项(2022YFB4401401) 嵩山实验室项目(纳入河南省重大科技专项管理系(221100211100-01)) 

主　　题：嵌入式应用 加速器设计 专用指令 高层次综合 数据并行 

摘      要：物联网的快速发展对嵌入式设备的系统性能和数据安全性的要求越来越高,传统的通用嵌入式处理器对密码算法的实现效率不高,不能很好满足性能需要,此外嵌入式设备还有着低功耗的场景需求。为解决以上问题,在Xilinx ZYNQ ZC706嵌入式开发平台上设计了一个低功耗的面向杂凑密码算法的专用指令加速器,该加速器包含有取指译码单元、执行单元和数据访存单元,通过多任务数据并行和专用指令实现计算加速;并设计令牌机制解决指令执行时的数据冲突问题;在高层次综合(high-level synthesis,HLS)工具的基础上通过存储优化改进访存机制,有效提高带宽利用率。实验结果表明,加速器的工作频率为100 MHz,该ARM+FPGA方案相较于单ARM方案可达3倍以上的加速效果,而且运行功耗仅为2.23 W,该加速器也可定制化拓展,有较好的灵活性。