基于存储级并行的同时多线程电压紧急容错技术

作     者：胡杏 潘送军 胡瑜 李晓维 HU Xing;PAN Song-Jun;HU Yu;LI Xiao-Wei

作者机构：中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049 

出 版 物：《计算机学报》 (Chinese Journal of Computers)

年 卷 期：2013年第36卷第5期

页      面：1065-1075页

核心收录：

学科分类：12[管理学] 1201[管理学-管理科学与工程(可授管理学、工学学位)] 08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

基　　金：国家自然科学基金(61076018 61274030) 国家"九七三"重点基础研究发展规划项目基金(2011CB302503)资助 

主　　题：电压紧急 感应噪声 同时多线程 存储级并行 

摘      要：时钟门控等低功耗技术引起的电流波动以及供电网络上的寄生阻抗效应,共同形成感应噪声(di/dt),引起供电电压波动.过大的电压波动可能引发时延故障并影响系统正确运行,被称之为电压紧急.文章分析了同时多线程处理器中电压紧急与程序访存行为之间的关系,结合程序的存储级并行性,提出了一种线程调度方法以减少电压紧急对系统性能的影响.实验结果表明,与flush方法相比,所提方法在双线程环境下平均减少21.7%的电压紧急,在四线程环境下平均减少25.2%的电压紧急,并能够有效提高同时多线程处理器的公平性.