版权所有：内蒙古大学图书馆 技术提供：维普资讯• 智图
内蒙古自治区呼和浩特市赛罕区大学西街235号 邮编: 010021
套刻偏差对4H-SiC浮动结结势垒肖特基二极管的影响研究
Study of the effect of lithography deviation on 4H-SiC floating junction junction barrier Schottky diode作者机构：西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安710071
出 版 物：《物理学报》 (Acta Physica Sinica)
年 卷 期：2012年第61卷第8期
页 面：488-492页
核心收录：
学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 080501[工学-材料物理与化学] 0805[工学-材料科学与工程（可授工学、理学学位）] 080502[工学-材料学]
基 金：国家自然科学基金(批准号:61006060) 宽禁带半导体材料与器件教育部重点实验室基金(批准号:JY0100112501)资助的课题
摘 要：4H-SiC浮动结结势垒肖特基二极管与常规结势垒肖特基二极管相比在相同的导通电阻条件下具有更高的击穿电压.由p^+埋层形成的浮动结与主结p^+区之间的套刻对准是实现该结构的一项关键技术.二维模拟软件ISE的模拟结果表明,套刻偏差的存在会明显影响器件的击穿特性,随着偏差的增大击穿电压减小.尽管主结和埋层的交错结构与对准结构具有相似的击穿特性,但是当正向电压大于2 V后,交错结构的串联电阻更大.
