咨询与建议

看过本文的还看了

相关文献

该作者的其他文献

文献详情 >一种新的可重复读取的同步FIFO的设计 收藏

一种新的可重复读取的同步FIFO的设计

A NOVE RE-READABLE SYNCHRONOUS FIFO DESIGN

作     者:陈效军 周国祥 

作者机构:合肥工业大学计算机与信息学院安徽合肥230009 合肥学院基础教学和实验中心安徽合肥230601 

出 版 物:《巢湖学院学报》 (Journal of Chaohu University)

年 卷 期:2012年第14卷第3期

页      面:30-33页

学科分类:080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学] 

基  金:科技部中小企业技术创新基金项目(项目编号:07C26223401443) 

主  题:同步FIFO 可重复读取 Verilog 

摘      要:阐述了一种用于暂存数据的具有可重复读取特性的同步FIFO的设计。在一般同步FIFO结构的基础上,提出数据底部指针概念。在控制逻辑的控制下,读指针可以自动返回内部逻辑产生的数据底部,或者由外部设置为数据底部指针,实现同步FIFO中存储的数据可被重复读取的功能。文中给出相关部分的Verilog代码及仿真结果。

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分