基于SPCB的处理器直连低延时PCS的设计实现

作     者：吴剑箫 王鹏 吴涛 高鹏 陈文涛 Wu Jianxiao;Wang Peng;Wu Tao;Gao Peng;Chen Wentao

作者机构：中国科学院上海高等研究院上海200120 上海大学计算机工程与科学学院上海200444 上海芯来电子科技有限公司上海201411 数学工程与先进计算国家重点实验室江苏无锡214125 

出 版 物：《电子技术应用》 (Application of Electronic Technique)

年 卷 期：2019年第45卷第9期

页      面：65-70,76页

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 

基　　金：数学工程与先进计算国家重点实验室开放基金项目(2018A01) 

主　　题：同源相位补偿缓冲 PCS SERDES 低延时 处理器直连 

摘      要：SERDES(串行解串)技术因其传输速率高、抗干扰能力强等优点已成为主流的高速接口物理层规范。但由于上层PCS(物理编码子层)需设置弹性缓冲、编解码等功能,导致系统传输延时较高,无法直接应用于处理器直连等延迟敏感应用领域。介绍了一种基于同源相位补偿缓冲(Synchronous Phase Compensation Buffer,SPCB)的PCS架构的设计实现,可应用于延时敏感的SERDES接口传输系统。该架构具有高吞吐率和超低延时的特点,通过定制的SPCB,单通道32Gb/s时,发送与接收通路传输延时为10ns左右,约为业界典型PCS方案的一半,达到Intel与AMD并行CPU直连接口(QPI和HT)的延时水平。该PCS架构可通过28nm/16nm/7nm工艺物理实现,已应用于多款国产处理器直连接口。