基于FPGA的一类低密度奇偶校验码的实现

作     者：刘晓明 刘强 鲁俊成 LIU Xiao-Ming LIU Qiang LU Jun-Cheng (College of Communication Engineering,Chongqing University,Chongqing 400045)

作者机构：重庆大学通信工程学院重庆400045 

出 版 物：《计算机科学》 (Computer Science)

年 卷 期：2004年第31卷第8期

页      面：197-200页

核心收录：

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 

主　　题：可编程逻辑器件 FPGA 低密度奇偶校验 LDPC 置信传播算法 系统码 校验节点单元 

摘      要：本设计用可编程逻辑器件(FPGA)实现了一种低密度奇偶校验 LDPC(Low Density Parity Check)码。本文所提到的 LDPC 码是采用并行编码和部分并行译码结构。同时本文采用的是一种系统码结构,这种码的最主要的优点就是它的生成矩阵能够很容易地从奇偶校验矩阵的一定变换而得到,这样,应用 FPGA 实现译码器的同时,能够简单有效地实现对应的编码器。该设计是针对分组块长为345比特,码率为4/5,采用了6位量化方案。本文用现场可编程门降列(FPGA)实现了 LDPC 码的编码,译码电路,并且通过 QUARTUS 仿真测试以及下载到实验板 ATERA 芯片的调试,表现出好的纠错性能。