异构千核处理器系统的统一内存地址空间访问方法

作     者：裴颂文 吴小东 唐作其 熊乃学 PEI Songwen;WU Xiaodong;TANG Zuoqi;XIONG Naixue

作者机构：上海理工大学计算机科学与工程系上海200093 中国科学院计算机体系结构国家重点实验室北京100190 加利福尼亚大学电气工程与计算机科学系加利福尼亚92697 贵州大学计算机科学与技术学院贵州贵阳550025 科罗拉多科技大学计算机科学学院科罗拉多80907 

出 版 物：《国防科技大学学报》 (Journal of National University of Defense Technology)

年 卷 期：2015年第37卷第1期

页      面：28-33页

核心收录：

学科分类：080904[工学-电磁场与微波技术] 0810[工学-信息与通信工程] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 081105[工学-导航、制导与控制] 081001[工学-通信与信息系统] 081002[工学-信号与信息处理] 0825[工学-航空宇航科学与技术] 0811[工学-控制科学与工程] 

基　　金：计算机体系结构国家重点实验室开放资助项目(CARCH201206) 上海理工大学国家级项目培育基金资助项目(12XGQ07) 贵阳市科技计划项目(2011101414) 贵州省科技支撑项目(20123050) 

主　　题：异构千核处理器 内存地址空间 交叉式直接访问 Cache 

摘      要：为了达到异构多核处理器能直接交叉访问对方的内存地址空间的目的,通过构建统一的三级Cache结构和数据块状态标记方法,并优化Cache块状态的修改算法,提出了异构千核处理器系统的统一内存地址空间访问方法,避免了当前独立式异构计算机系统结构下复制和传输数据块所带来的大量额外访存开销。通过采用部分Rodinia基准测试程序测试,获得了最高9.8倍的系统加速比,最多减少了90%的访存频率。因此,采用该方法能有效减少异构核心间交换数据块所带来的系统开销,提高异构千核处理器的系统性能加速比。