面向LTE的高性能向量浮点MAC单元的研究与实现

作     者：吴铁彬 

作者单位：国防科学技术大学 

学位级别：硕士

导师姓名：刘衡竹

授予年度：2011年

学科分类：080904[工学-电磁场与微波技术] 0810[工学-信息与通信工程] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 080402[工学-测试计量技术及仪器] 0804[工学-仪器科学与技术] 081001[工学-通信与信息系统] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主      题：长期演进 向量处理器 浮点乘累加 单指令多数据流 双单精度浮点乘加 浮点复数乘法 低功耗设计 

摘      要：YHFT-Matrix DSP是国防科学技术大学自主研发的一款面向LTE无线通信基站应用的高性能向量数字信号处理器,同时在图像处理、雷达信号和声纳处理领域也有着极其广泛的应用前景。该DSP采用VLIW结构,每周期最多能发射10条指令,工作主频500MHz,峰值性能可达5000MIPS,能高效支持LTE、LTE-A、WiMAX等主流无线通信协议标准。 本文依托“YHFT-Matrix DSP的研发,旨在研究和设计面向LTE基站处理的高性能向量浮点乘加（FMAC）单元,研究了当前面向LTE应用的先进DSP结构特征,分析它们的主流体系结构和MAC性能需求,同时对LTE基站端处理的核心算法进行了分析研究,将这些算法映射到VLSI实现结构上,根据应用需求和算法映射结构研究设计了支持LTE核心算法硬件加速的高性能向量浮点MAC单元体系结构,包括16个同构的向量运算单元PE,每个PE均有一个支持双精度和双单精度操作的浮点MAC部件。 在低延迟融合乘加结构基础上研究实现了5级全流水的多功能SIMD浮点MAC低功耗流水线,详细研究了乘加结构的关键路径延迟和5个流水站逻辑划分,实现了浮点MAC部件中关键运算模块的SIMD复用技术,支持3周期双精度和双单精度浮点乘法,5周期双精度和双单精度乘加、双单精度乘法后加法操作以及单精度浮点复数乘法。 对所实现FMAC的RTL级描述设计了详细的模拟验证方案,进行了系统验证和覆盖率分析,结果表明验证覆盖了FMAC所有功能模块和浮点运算边界,同时依照逻辑延迟优化策略对FMAC部件的时序逻辑进行了优化,优化后基于TSMC的65nm工艺对FMAC进行了Design Complier综合,结果表明工作频率可达500MHz,功耗32.23mW,面积241740.5um2,整体性能比传统低延迟结构要高。 整个向量浮点MAC单元500MHz下峰值处理性能达单精度浮点16GFMAC、双精度浮点8GFMAC、单精度浮点复数乘法4GFMAC,完全符合LTE协议的高标准性能要求。