一种CMOS数字校准片上RC振荡器的设计

作     者：王文龙 

作者单位：兰州交通大学 

学位级别：硕士

导师姓名：张彩珍

授予年度：2015年

学科分类：080904[工学-电磁场与微波技术] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 

主      题：RC振荡器 数字校准 低压 低功耗 

摘      要：电子技术在医疗、金融、物联网等领域的应用为集成电路的发展提供了新的方向,也带动了集成电路产业的飞速发展。目前集成电路芯片的时钟频率越来越高,己达到GHz,因此高性能集成电路芯片特别是高速、低压低功耗的集成电路芯片己经成为了一个新的研究热点。同时这也对整个系统的时钟信号提出了越来越高的要求。为这些设备提供一个性能可靠的低压、低功耗时钟模块具有迫切的需求。本文设计了一个可用于移动显示驱动芯片或电源管理芯片的振荡电路。基于传统RC张弛振荡器,采用8位数字校准方式,对输出频率进行校准,以减小工艺、电压、温度变异造成的频率变化,使所设计的振荡器输出信号频率在不同的工作条件下能够稳定在12MHz。系统要求振荡器正常工作电压为1.5V,工作电压范围为1.35V1.65V,温度变化为-40℃85℃时,最大工作电流为200μA,频率变异小于1%。数字校准RC振荡器主要包括译码器、比较器、偏置电路和频率产生模块,采用UMC 0.13μm CMOS工艺进行设计和仿真。通过对偏置电路中修调电阻的校准方式进行研究,设计出三种校准方式,并对这三种校准方式的可调节频率范围和档位步进间隔进行分析比较,得出最佳的校准方式。最后得出共采用256档位,档位步进间隔为0.44%,并计算出了256个修调电阻的阻值。Hspice仿真结果表明,在各个MOS工艺角下,电阻、电容为典型值时,频率变异范围为-0.906%+0.408%,最大功耗电流为184.7uA,频率变异小,功耗低,达到了预期的设计目标。利用Cadence公司的Virtuoso工具进行设计了版图,并利用Mentor公司的Calibre工具对版图进行了DRC、ERC和LVS验证。最终数字校准RC振荡器就可以为移动显示驱动芯片或电源管理芯片提供一个性能可靠,低压低功耗的时钟模块。