非易失性半导体存储器件

专利申请号：CN201821150630.7

公 开 号：CN208336229U

发 明 人：周步康 张城绪 

代 理 人：张臻贤;武晨燕

代理机构：11313 北京市铸成律师事务所

专利类型：实用新型

申 请 日：20190104

公 开 日：20180718

专利主分类号：H01L27/11521(20170101)

关 键 词：漏极区 隧穿氧化层 源极区 本实用新型 工作电压 控制栅 栅极区 阻挡层 浮栅 非易失性半导体存储器件 非易失性存储器件 非易失性数据存储 电压一致 电荷 电势差 沉积 导通 多位 沟道 隧穿 架构 阻挡 

摘      要：本实用新型提供一种非易失性半导体存储器件，包括MOS晶体管以及依次沉积于MOS晶体管的漏极区上方的阻挡层、浮栅、隧穿氧化层和控制栅；其中，栅极区连接至工作电压，当栅极区在工作电压下，源极区至漏极区的沟道导通，使漏极区的电压一致于源极区；源极区连接至第一电压，控制栅连接至第二电压，当第一电压和第二电压使隧穿氧化层两端的电势差超过阈值，隧穿氧化层被隧穿；以及阻挡层用于阻挡浮栅中的电荷向漏极区流失。本实用新型的技术方案可以提供一种基于DRAM架构的新型非易失性存储器件，实现多位非易失性数据存储功能。