一种非整数倍倍频锁相电路

专利申请号：CN201921101710.8

公 开 号：CN210120548U

发 明 人：邹润德 

代 理 人：夏燕

代理机构：11421 北京天盾知识产权代理有限公司

专利类型：实用新型

申 请 日：20200228

公 开 日：20190715

专利主分类号：H03L7/18(20060101)

关 键 词：信号输入 锁相环 复杂可编程逻辑芯片 倍频 计数时钟 比较信号 非整数倍 信号输出 倍频锁相电路 信号输出频率 本实用新型 压控振荡器 比较操作 分频处理 输出比较 输入比较 组合电路 连接锁 分频 相环 电路 输出 

摘      要：本实用新型提供一种非整数倍倍频锁相电路，包括信号输入、锁相环和复杂可编程逻辑芯片CPLD，复杂可编程逻辑芯片CPLD对信号输入执行比较操作用以输出比较信号，比较信号连接锁相环，经锁相环实现信号输出；信号输入由锁相环倍频锁相，然后发送给复杂可编程逻辑芯片CPLD作为计数时钟，复杂可编程逻辑芯片CPLD根据计数时钟进行倍频和分频，将分频处理后的计数时钟发送给锁相环作为输入比较信号，和信号输入进行比较，并通过内部的压控振荡器VCO进行信号输出频率调整，直到信号输入和比较信号的频率相同，且信号输入和信号输出保持同步。本电路采用锁相环和CPLD芯片的组合电路，由CPLD芯片将锁相环输出的时钟先倍频，然后再分频，实现信号的非整数倍倍频锁相。