一种基于FPGA的图像数据降噪系统及方法

专利申请号：CN202110216664.1

公 开 号：CN113033574A

发 明 人：徐江涛 金石开 高志远 聂凯明 王秀宇 高静 罗韬 

代 理 人：张建中

代理机构：12201 天津市北洋有限责任专利代理事务所

专利类型：发明申请

申 请 日：20210625

公 开 日：20210226

专利主分类号：G06K9/40(20060101)

关 键 词：数据产生模块 计算模块 像素点 周围像素 降噪 计数器模块 图像数据 点数据 输出 像素 读取 缓存 线路缓冲器 从上到下 降噪图像 降噪系统 依次读取 元素数据 加权和 权重和 移位 功耗 构建 

摘      要：本发明公开了一种基于FPGA的图像数据降噪系统，其特征在于，包括均由FPGA构建的计数器模块、数据产生模块和计算模块；数据产生模块将待降噪图像数据按照从左至右、从上到下依次读取并缓存；同时计数器模块同步对读取的待降噪像素点的行、列以及元素数据在线路缓冲器单元中移位次数，并将计数值分别输出至数据产生模块和计算模块；数据产生模块生成以该像素点为中心的周围像素点数据，并将生成的周围像素点数据输出至计算模块；计算模块计算该像素点的周围像素点的像素值加权和与权重和的比值，并将此比值作为该像素点降噪后的像素值输出。本发明还提供一种基于FPGA的图像数据降噪方法。本发明具有处理速度快且功耗低的特点。