一种基于FPGA轻量级卷积加速器的设计方法

专利申请号：CN202110365541.4

公 开 号：CN113112002A

发 明 人：臧阳阳 张菁 张天驰 

专利类型：发明专利

申 请 日：20210713

公 开 日：20210406

专利主分类号：G06N3/04(20060101)

关 键 词：配置信息 加速器 读取 写入 通用处理器 权值数据 神经网络 运算性能 数据吞吐率 带宽限制 设计空间 数据重用 图片数据 图片信息 整个网络 最大化 读入 分块 卷积 外存 流水线 解析 部署 探索 访问 

摘      要：本发明公开了一种基于FPGA卷积加速的方法。首先通用处理器用于解析神经网络配置信息以及权值数据，并将神经网络配置信息以及权值数据写入RAM中，针对外存访问带宽限制，基于设计空间探索确定循环分块因子以最大化数据重用，从而提高整个网络的运算性能。然后FPGA从RAM中读取配置信息，用于生成FPGA加速器，接着通用处理器读入图片信息，并把它写入DRAM中，然后FPGA加速器从DRAM中读取图片数据并开始计算，并把计算结果写入DRAM中。本发明加速器使得各层能够同时部署在FPGA芯片上，并以流水线的方式运行，提高了运算性能和数据吞吐率。