咨询与建议

看过本文的还看了

相关文献

该作者的其他文献

文献详情 >一种余度控制三取二表决电路 收藏
一种余度控制三取二表决电路

一种余度控制三取二表决电路

专利申请号:CN201711212088.3

公 开 号:CN109842405B

发 明 人:任晓琨 闫稳 张桢 李林 禹勇 樊瑞 

代 理 人:中国航空专利中心王世磊

代理机构:中国航空专利中心

专利类型:发明专利

申 请 日:20230113

公 开 日:20171127

专利主分类号:H03K19/00

关 键 词:表决电路 纯硬件结构 二极管连接 任务可靠性 二极管 控制信号 连接电源 外部负载 紧耦合 软硬件 三系 表决 

摘      要:本发明涉及一种表决电路,特别涉及一种余度控制三取二表决电路。所述的表决电路包括A、B、C三系,每一系中都包括两个PMOS管和一个二极管,两个PMOS管G端连接同一控制信号,一号PMOS管的S端连接电源,二号PMOS管的D端通过二极管连接外部负载;A系中一号PMOS管的D端连接B系中二号PMOS管的S端;B系中一号PMOS管的D端连接C系中二号PMOS管的S端;C系中一号PMOS管的D端连接A系中二号PMOS管的S端。通过纯硬件结构进行三取二余度表决控制,降低软硬件紧耦合程度,提高任务可靠性。

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分