版权所有：内蒙古大学图书馆 技术提供：维普资讯• 智图
内蒙古自治区呼和浩特市赛罕区大学西街235号 邮编: 010021
一种基于FPGA的极化码编码器硬件实现方法
专利申请号：CN201810107445.8
公 开 号：CN108304658A
专利类型：发明专利
申 请 日：20180720
公 开 日：20180202
专利主分类号：G06F17/50(20060101)
关 键 词：极化 运算 编码生成矩阵 编码器硬件 编码结构 编码结果 并行结构 计算单元 简化运算 生成矩阵 编码器 查表法 关联性 并行 引入
摘 要：本发明公开了一种基于FPGA的极化码编码器硬件实现方法，该方法主要针对极化码编码结构的前后级之间关联性较强所导致的并行结构设计困难等问题，在总结出极化码编码生成矩阵规律的基础上，设计出一种简化运算的方法。该方法只需进行生成矩阵第一列的运算，而后根据规律可以得到整个编码结果。该方法在解决并行问题的基础上还引入了ROM查表法作为初始计算单元，从而大大提高了编码器整体的运算速度。
