用于高速CCD数据存储的DDR3仲裁控制器及方法

专利申请号：CN201310530425.9

公 开 号：CN104599227A

发 明 人：陈钱 尹春梅 顾国华 隋修宝 高航 孙镱诚 

代 理 人：马鲁晋

代理机构：32203 南京理工大学专利中心

专利类型：发明申请

申 请 日：20150506

公 开 日：20131030

专利主分类号：G06T1/60(20060101)

关 键 词：存储模块 读写 数据流 仲裁 控制模块 数据格式 速度匹配 控制器及方法 数据格式转换 标准格式 读写控制 驱动读写 数据存储 数据写入 响应顺序 正确读写 控制器 高速CCD 电路 转化 

摘      要：用于高速CCD数据存储的DDR3仲裁控制器及方法。本发明的一种DDR3仲裁控制器，包括读写控制模块、DDR3仲裁模块、IP核控制模块、数据格式装换模块、读写存储模块。IP核控制模块主要负责驱动读写存储模块，使读写存储模块能够正确读写数据。读写存储模块负责前端给的数据流和读写存储模块读写速度匹配，读写存储模块的读写速度比前端的数据流和后续电路所需的数据流快很多，因此数据写入读写存储模块和从读写存储模块中读出的数据都要进行速度匹配。仲裁模块负责当多个数据流申请使用读写存储模块时，对申请的先后顺序进行仲裁，决定响应顺序，分配读写存储模块的使用资源。数据格式转换模块负责将从读写存储模块中读出的数据格式转化为后续模块所需的标准格式。