集成电路下层硬件映射方法、数据控制流时序约束方法及装置

专利申请号：CN201010619849.9

公 开 号：CN102043886A

发 明 人：王新安 胡子一 安辉耀 谢峥 王腾 张兴 周生明 赵秋奇 马芝 孙亚春 

代 理 人：宋鹰武

代理机构：44281 深圳鼎合诚知识产权代理有限公司

专利类型：发明申请

申 请 日：20110504

公 开 日：20101231

专利主分类号：G06F17/50(20060101)

关 键 词：集成电路 下层 时序约束 数据控制 硬件电路 对数据 控制流 时空图 算子 计算机语言程序 计算机语言 硬件工程师 时序 方便快捷 逻辑描述 时序设计 数字电路 硬件设计 映射方法 映射工具 规整性 映射 聚类 标注 电路 验证 再生 转换 约束 语言 分析 

摘      要：本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流图时序约束方法及装置通过对数据控制流进行时序约束，使得根据该约束方法得到的电路具有规整性，并且该方法适用于数字电路的时序设计和验证，可以更大程度上帮助硬件工程师进行硬件设计。