版权所有：内蒙古大学图书馆 技术提供：维普资讯• 智图
内蒙古自治区呼和浩特市赛罕区大学西街235号 邮编: 010021
检测和防止设定失败的电路及方法
专利申请号：CN201110274157.X
公 开 号：CN102638251A
发 明 人：斯蒂芬·波文
代 理 人：赵根喜;冯志云
代理机构：72003 隆天国际知识产权代理有限公司
专利类型：发明申请
申 请 日：20120815
公 开 日：20110916
专利主分类号：H03K5/19(20060101)
关 键 词：锁存器 时钟脉冲信号 延迟时钟脉冲 电路 模拟组合 时钟脉冲 延迟版本 电路及方法
摘 要：本发明公开了一种防止一第一锁存器和一第二锁存器之间的设定失败的电路及方法，该电路包含一模拟组合逻辑电路和一时钟脉冲比较模块。该模拟组合逻辑电路设定以接收针对该第一锁存器的一第一时钟脉冲信号并产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号。该时钟脉冲比较模块设定以在接收该第一延迟时钟脉冲信号和针对该第二锁存器的一第二时钟脉冲信号后提供一第二延迟时钟脉冲信号至该第二锁存器，其中该第二延迟时钟脉冲信号为该第二时钟脉冲信号的延迟版本。本发明减少了设定失败时的除错花费与耗时。
