用于扩充电路设计以检测和纠正定时错误的设备

专利申请号：CN200920267767.5

公 开 号：CN201765591U

发 明 人：F·达图 N·V·舍诺伊 

代 理 人：王茂华;李辉

代理机构：11256 北京市金杜律师事务所

专利类型：实用新型

申 请 日：20110316

公 开 日：20091021

专利主分类号：G06F17/50(20060101)

关 键 词：寄存器 集成装置 数据采样 双倍 局部时钟信号 内部寄存器 错误信号 电路设计 定时错误 纠错电路 两阶段 全局时钟信号 传播电路 定时电路 分割装置 配置成 钟控 扩充 分割 检测 纠正 

摘      要：本实用新型提供用于扩充电路设计以检测和纠正定时错误的设备。它包括：分割装置，配置为将电路设计分割为一组块，其中相应块由局部时钟信号钟控；第一集成装置，配置为在该组块之间集成错误信号传播电路；以及对于相应块：确定装置，配置为确定将实施为双倍数据采样寄存器的一组内部寄存器；取代装置，配置为用双倍数据采样寄存器取代确定的一组内部寄存器；第二集成装置，配置为将两阶段纠错电路集成到相应块中，其中在被双倍数据采样寄存器通知定时错误时，两阶段纠错电路被配置成停滞相应块中的寄存器；以及第三集成装置，配置为将根据全局时钟信号和错误信号来生成局部时钟信号的定时电路集成到相应块中。