检索结果-内蒙古大学图书馆

基于0.7μm InP HBT工艺的10GS/s宽带σ-δ模数转换器设计

中北大学学报（自然科学版） 2022年第6期43卷 554-559页

作者：张翼刘坤韩春林王洋张有涛李晓鹏杨磊郭宇锋南京邮电大学集成电路科学与工程学院江苏南京210023 射频集成与微组装技术国家地方联合工程实验室江苏南京210023 微波毫米波单片集成和模块电路重点实验室江苏南京210016 东南大学毫米波国家重点实验室江苏南京210096 南京工业职业技术大学江苏南京210023 南京国博电子股份有限公司江苏南京210016

基于0.7μm InP HBT工艺,设计了连续时间超高速宽带σ-δ模数转换器,其时钟采样率为10 GS/s.该模数转换器系统包括两级环路滤波器,一个2 bit ADC和一个2 bit DAC.为了方便测试,电路中还增加了2 bit DAC和输出缓冲电路.设计完成后的Σ-Δ... 详细信息

基于0.7μm InP HBT工艺,设计了连续时间超高速宽带σ-δ模数转换器,其时钟采样率为10 GS/s.该模数转换器系统包括两级环路滤波器,一个2 bit ADC和一个2 bit DAC.为了方便测试,电路中还增加了2 bit DAC和输出缓冲电路.设计完成后的Σ-ΔADC电路版图整体尺寸为1.58 mm×1.82 mm.电路后仿真结果表明:当时钟采样率为10 GS/s时,该ADC电路在输入信号频率为307 MHz时的带内无杂散动态范围为52.4 dB,信噪比为42.6 dB;在5 V电源电压下,电路的总功耗约为1.3 W.

关键词： σ-δ模数转换器 InP HBT工艺超高速宽带 2 bit数模转换器

来源：评论

学校读者我要写书评

暂无评论

16位音频Sigma-Delta模数转换器的研究与设计

16位音频Sigma-Delta模数转换器的研究与设计

引用

作者：孙伊帆桂林电子科技大学

学位级别：硕士

过采样Σ-δADC主要运用于音频、数字电视机无线通信等领域,其使用过采样和Σ-δ调制技术以实现模数转换,此类模数转换器的优点是利用了现代VLSI技术方面的高速度、高集成度,与此同时,还可消除因元器件失配而对A/D转换器精度产生的限制... 详细信息

过采样Σ-δADC主要运用于音频、数字电视机无线通信等领域,其使用过采样和Σ-δ调制技术以实现模数转换,此类模数转换器的优点是利用了现代VLSI技术方面的高速度、高集成度,与此同时,还可消除因元器件失配而对A/D转换器精度产生的限制,以此实现高精度ADC。　　本文在深入分析Σ-δ调制器原理的基础上,设计出一种精度为16位的Σ-δ调制器,主要使用于音频领域。主要在模拟部分完成有关Σ-δ调制器工作原理的讨论,分析研究低通Σ-δ调制器的各种结构,一些非理想性因素在调制器的具体电路实现的过程中,对其产生的影响,也是本文的讨论重点,接着完成运放、开关、不重叠时钟、比较器等电路的设计与仿真。论文中采用1位量化器三阶单环结构、及全差分开关电容电路来实现Σ-δ调制器的设计,采样时钟频率是6.144MHz,过采样率为128,电源电压为1.8V。所得仿真结果为,当时钟频率为6.144MHz,输入信号频率为9KHz,调制器电路在音频信号带宽内具有98.6dB的信噪比,有效位为16.08bits,设计要求得到满足。调制器部分决定了Σ-δ模糊转换器的转换精度及速度,此外,抽样低通滤波器部分决定了σ-δ模数转换器的面积及功耗。　　在数字部分主要研究抽样滤波器的原理及设计方法,设计并完成了抽样滤波器中疏状滤波器、补偿滤波器及半带滤波器的三级结构,研究滤波器的有效字长效应后,针对滤波器系数进行量化。然后基于Matlab设计出一个抽样低通滤波器,其主要用于20KHz带宽、16位精度的Σ-δ调制器。同时,抽样滤波器输入信号的采样频率是6.144MHz,输出信号的采样频率为48KHz,通带截止频率是20KHz,阻带截止频率是28KHz,最大通带波纹系数为0.01dB左右。

关键词： σ-δ模数转换器音频信号抽样滤波器时钟频率电路设计

来源：评论

学校读者我要写书评

暂无评论

一种超低功耗小面积的Σ-ΔADC数字抽取滤波器

引用

微电子学 2022年第4期52卷 555-561页

作者：申泽生刘云涛方硕王云哈尔滨工程大学哈尔滨150001 先进船舶通信与信息技术工业和信息化部重点实验室哈尔滨150001 广东省大湾区集成电路与系统应用研究院广州510535

提出并实现了一种针对音频信号σ-δ模数转换器的超低功耗和低资源占用的数字抽取滤波器。该滤波器采用多级级联结构,由级联积分梳状滤波器、极简结构补偿器和全通多相型IIR滤波器组成,相较于传统FIR滤波器级联方案,能够以极低的阶数和... 详细信息

提出并实现了一种针对音频信号σ-δ模数转换器的超低功耗和低资源占用的数字抽取滤波器。该滤波器采用多级级联结构,由级联积分梳状滤波器、极简结构补偿器和全通多相型IIR滤波器组成,相较于传统FIR滤波器级联方案,能够以极低的阶数和硬件复杂度实现高倍抽取、极小的通带波纹和高水平的阻带衰减,同时具有近似线性相位特性。整体有效带宽为20 kHz,共完成128倍抽取。采用0.18μm CMOS工艺完成ASIC设计,数字版图面积为0.37 mm^(2),功耗为125μW,信噪比达到98.79 dB,有效位数为16 bit。与传统FIR结构抽取滤波器相比,面积减小了60%,功耗降低了20%。

关键词：数字抽取滤波器 σ-δ模数转换器低功耗补偿滤波器 IIR多相滤波器

来源：评论

学校读者我要写书评

暂无评论

单片电能计量芯片SPM3-20功能及应用

引用

电测与仪表 2001年第1期38卷 46-47+38页

作者：黄荣军李杏春刘铁成北方交通大学电气工程学院!北京100044 哈尔滨铁路局电务工程段!哈尔滨　150001

介绍了一种单片电度表专用芯片SPM3－20的原理、特点和典型应用。以它为核心制造电度表成本低、性能优良，具有很好的前景。

关键词：电度表 σ-δ模数转换器

来源：评论

学校读者我要写书评

暂无评论

一种方波调制的TMR磁场探测系统设计与实现

引用

现代电子技术 2020年第1期43卷 148-152页

作者：赵宇红张天洋崔岩李博闫江北方工业大学信息学院北京100043 中国科学院微电子研究所硅器件中心重点实验室北京100029

为了实现对磁场信号的高精度检测,利用隧道磁阻式磁传感器,设计并实现了一种精确分辨微弱磁场场信号的锁相放大系统。使用方波调制传感器输出信号,并利用Σ-Δ型ADC实现平均下抽取结构,抑制方波带来的高次谐波干扰,提高了ADC的有效分辨... 详细信息

为了实现对磁场信号的高精度检测,利用隧道磁阻式磁传感器,设计并实现了一种精确分辨微弱磁场场信号的锁相放大系统。使用方波调制传感器输出信号,并利用Σ-Δ型ADC实现平均下抽取结构,抑制方波带来的高次谐波干扰,提高了ADC的有效分辨率,降低了系统运算量。通过理论与实验分析,验证了系统可以有效抑制噪声与温漂对测量精度的影响,并可精确标定nT级磁场。

关键词：隧道磁阻式磁传感器微弱信号过采样方波调制锁相放大器 σ-δ模数转换器

来源：评论

学校读者我要写书评

暂无评论

多位∑-Δ模数转换技术研究

多位∑-Δ模数转换技术研究

引用

作者：杨少军哈尔滨理工大学

学位级别：硕士

σ-δ模数转换器因其线性度好、精度高、功耗低等优点而被广泛应用在视频、多媒体、地震勘测仪器、声纳、电子测量和中等分辨率的系统中。目前，多位量化的高精度Σ-Δ模数转换技术是人们研究的热点，而国内在模数转换器方面的研究还处... 详细信息

σ-δ模数转换器因其线性度好、精度高、功耗低等优点而被广泛应用在视频、多媒体、地震勘测仪器、声纳、电子测量和中等分辨率的系统中。目前，多位量化的高精度Σ-Δ模数转换技术是人们研究的热点，而国内在模数转换器方面的研究还处于开始起步阶段。对σ-δ模数转换器体系结构的研究和设计水平与国外的先进水平相比存在很大差距，需要我们加强在Σ-Δ模数转换技术上的研发力度，研究拥有自主知识产权的σ-δ模数转换器。因此，对多位Σ-Δ模数转换技术的研究无论在学术上还是经济上都有着非常重要的意义。本文详细阐述了Σ-Δ型转换器的基本原理、结构以及多位量化σ-δ模数转换器设计的关键技术。在研究Σ-Δ型模数转换器各种结构的基础上，重点研究了多位量化结构，讨论了多位量化器位数与σ-δ模数转换器精度的关系。并利用多位量化Σ-Δ模数转换技术设计了24位多位量化σ-δ模数转换器。在系统级设计过程中，首先是Σ-Δ调制器的系统设计，根据Σ-Δ调制器的相关知识，确定了Σ-Δ调制器的参数和结构，并运用MALTAB和Simulink进行了建模和仿真验证，确定Σ-Δ调制器为三位量化的单环三阶CIFB (Cascade-of-integrators, feed-back form)结构，过采样率为256。其次是数字抽取滤波器，根据Σ-Δ调制器的性能要求选择了数字抽取滤波器的结构与类型，整个抽取滤波器采用梳状滤波器和两级半带滤波器级联的结构实现。依据系统性能的要求，在MALTAB中设计了梳状滤波器和半带滤波器。最后，在Simulink中搭建了多位σ-δ模数转换器的系统模型并进行了仿真，由仿真结果可知，本文所设计的多位σ-δ模数转换器有效位数为24bit，信噪比为144dB，验证了多位量化结构的合理性。通过对多位σ-δ模数转换器的系统级设计，确定了Σ-Δ调制器和数字抽取滤波器的设计参数及结构，依据这些参数，选择合适的器件和运算放大器，通过分立元器件对Σ-Δ调制器进行了电路设计，包括三阶积分器、3bit量化器和3bit反馈DAC;在FPGA上进行了数字抽取滤波器的实现，编写了数字抽取滤波器的Verilog代码。

关键词： σ-δ模数转换器调制器数字抽取滤波 FPGA

来源：评论

学校读者我要写书评

暂无评论

24位高分辨率数据采集模块设计

24位高分辨率数据采集模块设计

引用

作者：王俊苏电子科技大学

学位级别：硕士

随着传感器技术的快速发展,高分辨率数据采集系统在军事、航空电子设备以及工业控制等领域得到越来越广泛的应用。本文重点研究了24位高分辨率数据采集系统的设计。首先根据设计要求,分析了各种误差来源,比较了常用A/D器件的特性。然后... 详细信息

随着传感器技术的快速发展,高分辨率数据采集系统在军事、航空电子设备以及工业控制等领域得到越来越广泛的应用。本文重点研究了24位高分辨率数据采集系统的设计。首先根据设计要求,分析了各种误差来源,比较了常用A/D器件的特性。然后提出了高精度数据采集系统的软件与硬件的总体方案,并就PCI总线接口、信号调理通道、模数转换模块、设备驱动和仪器驱动等硬件和软件模块进行了详细的设计。最后本文完成了高精度数据采集系统的设计、制作与调试,实际测试结果满足设计要求。本文的主要内容包括:1.设计了高精度数据采集系统的软件与硬件的总体方案。2.研究设计了低噪声信号调理通道、程控增益自动控制模块、数字滤波器,对输入信号可以达到24位的分辨率,52KHz的采样率。3.研究了总线接口硬件与软件驱动,基于模块的易于集成的特性,模块总线接口使用了PCI总线。4.研究了基于Driverstudio环境下数据采集模块的驱动设计开发,能完成数据采集、通道增益选择、交直流耦合切换、IEPE激励源开闭、数据保存等基本功能。5.通过MATLAB工具对采集到的数据进行频谱分析与模数转换器的动态范围分析,测试结果验证了系统动态范围可以达到90dB,并具有较好的集成性。

关键词：数据采集 σ-δ模数转换器 PCI总线 FPGA ADS1271

来源：评论

学校读者我要写书评

暂无评论

一种高精度混合型Sigma-Delta ADC调制器设计

一种高精度混合型Sigma-Delta ADC调制器设计

引用

作者：姜阔哈尔滨工程大学

学位级别：硕士

随着信号处理技术的迅速发展,数模转换器(ADC)作为自然界模拟信号与信息化数字信号之间的转换枢纽,得到了极为广泛的应用。其中的Sigma-delta(Σ-Δ)ADC凭借过采样以及噪声整形技术获得了极高的性能,在音频、生物、传感器方面的高精度... 详细信息

随着信号处理技术的迅速发展,数模转换器(ADC)作为自然界模拟信号与信息化数字信号之间的转换枢纽,得到了极为广泛的应用。其中的Sigma-delta(Σ-Δ)ADC凭借过采样以及噪声整形技术获得了极高的性能,在音频、生物、传感器方面的高精度产品中有着广泛的应用。本文针对高精度与低功耗两个方面对Σ-ΔADC的调制器电路进行研究,设计了一种使用SAR ADC作为量化器的混合型Σ-ΔADC调制器,并在调制器的电路结构上进行了性能的优化改进。首先,针对Σ-ΔADC调制器的电路结构,系统参数以及非理想因素的分析,完成了Σ-Δ调制器电路的系统级建模。通过MATLAB搭建调制器电路的理想模型,基于64倍过采样率的条件下,使用3阶4位的离散型CIFF全前馈结构进行调制器电路的设计,并在理想化模型上加入了贴近实际电路设计中的非理想因素。经由Simulink工具在调制器整体电路添加非理想因素,进行了仿真建模的研究与归纳分析。并且针对SAR多位量化输出非线性问题上,使用校正补偿模型的方式,优化调制器电路输出精度,并以仿真结果为基础进行电路级设计。其次,针对Σ-Δ调制器电路的分级设计与SAR ADC量化器的应用,进行了调制器的电路级设计。通过Cadence工具对调制器的积分器模块、SAR ADC量化器模块、DAC模块以及时钟模块等进行设计仿真,在整体电路结构上采用全差分结构来优化调制器的性能。相比于传统的积分器结构,本文采用了分级结构设计,在第一级积分器使用了斩波稳态技术减小低频噪声的干扰。同时采用4位SAR ADC替代传统的量化器,有效减少了量化器中比较器的个数。对SAR ADC的电容阵列、比较器与SAR控制逻辑等进行了分析,通过优化SAR量化器的电容阵列,减少了电容个数,进一步降低功耗。通过DWA算法抽取DAC单元,减小电路间的失配,保证了调制器性能。最后,在完成调制器电路级设计后进行版图的优化设计,进行调制器的后仿真。Σ-Δ调制器在Cadence下采用TSMC 0.18-μm工艺设计仿真电路,在5V电源电压,20k Hz带宽下,采样频率为2.5 MHz,OSR取64时,可以达到了104 d B的SNDR,17位左右分辨率,功耗为5.98m W。版图后仿真的结果达到了102d B左右的SNDR,ENOB达到16.73bit。本文设计能够与设计需求相符,可在音频信号领域得到应用。

关键词： σ-δ模数转换器调制器 SAR模数转换器混合结构

来源：评论

学校读者我要写书评

暂无评论

高精度的低频Sigma-Delta AD转换器研究

高精度的低频Sigma-Delta AD转换器研究

引用

作者：陈培南厦门大学

学位级别：硕士

近年来CMOS工艺技术的发展日新月异,数字化技术的应用日趋成熟,使得数字化的信号处理更受人们喜爱,因此模数转换器作为模数信号转换中不可或缺的接口电路,得到了诸多关注。在高精度转换器的应用领域中,Sigma-Delta ADC的调制器部分采用... 详细信息

近年来CMOS工艺技术的发展日新月异,数字化技术的应用日趋成熟,使得数字化的信号处理更受人们喜爱,因此模数转换器作为模数信号转换中不可或缺的接口电路,得到了诸多关注。在高精度转换器的应用领域中,Sigma-Delta ADC的调制器部分采用过采样技术并引入适当的反馈使噪声产生整形,与数字滤波器级联后产生高精度输出,这样的结构不仅降低了系统对器件匹配性的要求,而且顺应了科技的发展,因此Sigma-Delta ADC在集成电路的发展中具有重要地位。本文主要研究内容及创新: 1、设计了一款Sigma-Delta ADC,调制器部分采用单环二阶结构,过采样率为8196,数字处理部分的架构为CIC、补偿、两级半带滤波器。在系统级设计时,调制器部分引入了开关电容热噪声、运放的非理想特性以及时钟抖动等非理想因素,最终的设计指标为:信噪失真比为131.5dB,有效位数为21.54bits,且电路设计预留了一定的设计容裕度。 2、分别设计和优化了模拟电路和数字电路模块。在模拟电路部分,为了达到高增益,使用了两级运算放大器;在设计比较器时引入RS触发器,以保证输出的有效性;在积分器输入端采用斩波技术以减少低频噪声对信号的影响,在数字滤波器电路中,对补偿滤波器和半带滤波器的系数采用CSD编码,从而减少器件的使用,降低面积和功耗,最终在Simulink平台上将整个数字部分用基本的门电路实现。 3、在Cadence平台上进行调制器各部分的电路仿真。结果表明,当输入10Hz,幅值为1V的正弦波时,同时采样频率采用1.6384MHz,调制器的信噪失真比达到了 125.8dB,对应的有效位数为20.60bits,满足了我们的需求。

关键词： σ-δ模数转换器调制器数字滤波器斩波技术

来源：评论

学校读者我要写书评

暂无评论

一种应用于Σ-ΔADC的低功耗数字抽取滤波器设计

一种应用于Σ-ΔADC的低功耗数字抽取滤波器设计

引用

作者：汪杰湘潭大学

学位级别：硕士

σ-δ模数转换器(Analog-to-digital Converter，ADC)作为一种低速高精度的过采样 ADC，由于其低功耗、高线性度和高分辨率的特性，近些年来，在数字信号处理、数字通信系统、高保真音视频、精密测量等方面获得了广泛的应用。　　Σ-Δ... 详细信息

σ-δ模数转换器(Analog-to-digital Converter，ADC)作为一种低速高精度的过采样 ADC，由于其低功耗、高线性度和高分辨率的特性，近些年来，在数字信号处理、数字通信系统、高保真音视频、精密测量等方面获得了广泛的应用。　　Σ-ΔADC的组成包括两个部分：Σ-Δ调制器和数字抽取滤波器。Σ-Δ调制器主要负责将输入信号进行调制，然后输出高速低精度的数字信号。数字抽取滤波器主要负责将该高速低精度的数字信号进行滤波和降采样，使其以Nyquist速率输出高精度的数字信号。一般而言，Σ-ΔADC的精度和转换速度主要取决于调制器，面积和功耗则主要由数字抽取滤波器来决定。显然，高功耗大面积的产品已经不适应当前产品的发展趋势，本文的目的旨在于设计一款低功耗小面积的数字抽取滤波器，用于16位的Σ-ΔADC中。　　本文设计的数字抽取滤波器立足于实际的工程应用，经过对比考虑，最终选用了级联积分梳状(Cascade Integrated Comb，CIC)滤波器、有限冲激响应补偿(Finite-impulse-response Compensator，CFIR)滤波器和半带(Half-band，HB)滤波器级联的方式实现该数字抽取滤波器。在设计中，运用Noble恒等式原理、递归型结构、多相分解技术、滤波器系数对称技术和规范符号字编码技术，对传统的CIC滤波器、CFIR滤波器和HB滤波器进行结构和算法上的优化和改进，精简结构、减少有效系数、降低运算量。　　在此基础上，一方面，本文提出了一种奇偶优化法，可以针对滤波器长度的奇偶性对滤波器的结构进行进一步的优化与改进;另一方面，提出一种除法实现算法，可以减少ADC在进行误差校准过程的耗时。这两种方法结合前面现有的一些技术方法，能够在很大程度上降低数字抽取滤波器的功耗和面积。　　基于CMOS 110nm工艺，进行了寄存器传输级(Register Transfer Level，RTL)设计和后端实现。后仿真结果表明，在10MHz采样频率，5016.326904kHz正弦输入信号频率和 256 倍降采样率的情况，数字抽取滤波器的信噪失真比 SNDR为91.1dB，有效位数ENOB达到14.84bit，无杂散动态范围SFDR为95.6dB，总谐波失真THD为-95.6dB。在1.5V电源电压下，数字电路(带SPI)的面积约为0.25mm2，总功耗仅为 376 μW。与同类型的其他数字抽取滤波器文献相比，本设计实现了更低的功耗和面积。

关键词： σ-δ模数转换器低功耗数字抽取滤波器多相分解奇偶优化法

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：