检索结果-内蒙古大学图书馆

微电子学 2015年第6期45卷 804-808页

作者：刘瑶高英俊广西大学物理科学与工程技术学院南宁530004

基于静电放电(ESD)应力下深亚微米栅接地N型场效应晶体管(GGNMOS)二次击穿的物理特性,将建立的热击穿温度模型、热源模型与温度相关参数模型相结合,提出了一种新的电热模型,并进行了优化。基于这些模型,可仿真出器件的二次击穿电流值It2... 详细信息

基于静电放电(ESD)应力下深亚微米栅接地N型场效应晶体管(GGNMOS)二次击穿的物理特性,将建立的热击穿温度模型、热源模型与温度相关参数模型相结合,提出了一种新的电热模型,并进行了优化。基于这些模型,可仿真出器件的二次击穿电流值It2(GGNMOS的失效阈值),进而模拟出GGNMOS全工作区域的VD-ID曲线。对两种不同的GGNMOS样品进行模拟仿真,将得到的结果与TLP(传输线脉冲)实验测试的结果相比较,证实了模型的可行性。利用该物理级模型,可快速评估GGNMOS的工艺、版图参数以及脉冲应力宽度对ESD鲁棒性的影响。

关键词： GGNMOS 静电放电电热效应建模二次击穿电流

来源：评论

学校读者我要写书评

暂无评论

基于双向可控硅的强鲁棒性静电防护器件

引用

浙江大学学报（工学版） 2017年第8期51卷 1676-1680页

作者：张峰刘畅黄鲁吴宗国中国科学技术大学信息科学技术学院安徽合肥230026 中国科学院自动化研究所国家专用集成电路设计工程技术研究中心北京100190

针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结构,通过半导体工艺及器件模拟工具(TCAD)进行仿真,分析不同结构的电流密度和ESD鲁棒性差异;流片后通过传输线脉冲测试(TLP)方法测试不同结构ESD防护器件特性.仿真和测试结果表明,改进型DDSCR_N+结构在具有和传统DDSCR器件的相同的触发和维持电压前提下,二次击穿电流比传统的DDSCR结构提高了160%,ESD鲁棒性更强,适用范围更广.

关键词：静电放电(ESD) 双向可控硅(DDSCR) TCAD仿真传输线脉冲测试二次击穿电流

来源：评论

学校读者我要写书评

暂无评论

不同栅压下NMOS器件的静电防护性能

引用

浙江大学学报（工学版） 2010年第1期44卷 141-144页

作者：朱科翰董树荣韩雁杜晓阳浙江大学信电与电子工程学系浙江杭州310027

针对金属硅化物亚微米工艺,研究当静电自保护输出驱动中NMOS器件的栅极处于不确定电压时的静电防护能力.在0.35μmCMOS工艺下,设计不同尺寸的NMOS静电防护器件,采用传输线脉冲(TLP)测试系统测量NMOS器件在不同栅压下的电流-电压曲线.借... 详细信息

针对金属硅化物亚微米工艺,研究当静电自保护输出驱动中NMOS器件的栅极处于不确定电压时的静电防护能力.在0.35μmCMOS工艺下,设计不同尺寸的NMOS静电防护器件,采用传输线脉冲(TLP)测试系统测量NMOS器件在不同栅压下的电流-电压曲线.借助半导体器件仿真软件ISE-TCAD对器件进行瞬态仿真,得出在不同栅压下的电场强度分布.分析表明,栅压使得电流更趋于表面流动而降低NMOS静电防护器件的二次击穿电流.在设计回跳型栅极耦合NMOS静电防护器件时,辅助触发电路的RC时间常数应该控制在50ns左右.

关键词：静电防护二次击穿电流传输线脉冲

来源：评论

学校读者我要写书评

暂无评论

nMOSFET X射线辐射影响研究

引用

核电子学与探测技术 2004年第3期24卷 246-248,245页

作者：罗宏伟杨银堂恩云飞朱樟明西安电子科技大学微电子所陕西西安710071 信息产业部电子五所分析中心电子元器件可靠性物理及其应用技术国防科技重点实验室广东广州510610

介绍了在强电流作用下的ggnMOS作用机理,分析了ggnMOS抗ESD能力的主要表征参数,利用X射线辐射系统和TLP测试系统研究了辐射总剂量对ggnMOS抗ESD能力的影响。试验结果表明,随辐射总剂量的增加,ggnMOS的开启电压、维持电压都将下降,这有... 详细信息

介绍了在强电流作用下的ggnMOS作用机理,分析了ggnMOS抗ESD能力的主要表征参数,利用X射线辐射系统和TLP测试系统研究了辐射总剂量对ggnMOS抗ESD能力的影响。试验结果表明,随辐射总剂量的增加,ggnMOS的开启电压、维持电压都将下降,这有利于提高ggnMOS的抗ESD能力,而表征其抗ESD能力的参数(二次击穿电流It2)开始随辐射总剂量的增加而减少,到达一定剂量后将随总剂量的增加而增加。

关键词：栅接地nMOS ESD 辐射总剂量开启电压二次击穿电流 X射线辐射

来源：评论

学校读者我要写书评

暂无评论

基于UTB-SOI技术的双辅助触发SCR ESD防护器件研究

引用

微电子学 2023年第6期53卷 1109-1113页

作者：张效俊成建兵李瑛楠孙旸吴家旭南京邮电大学电子与光学工程学院、柔性电子(未来技术)学院南京210023

为了提高FDSOI ESD防护器件的二次击穿电流,基于UTB-SOI技术,提出了一种SOI gg-NMOS和寄生体硅PNP晶体管双辅助触发SCR器件。通过gg-NMOS源区的电子注入和寄生PNP晶体管的开启,共同辅助触发主泄放路径SCR,快速泄放ESD电流。TCAD仿真结... 详细信息

为了提高FDSOI ESD防护器件的二次击穿电流,基于UTB-SOI技术,提出了一种SOI gg-NMOS和寄生体硅PNP晶体管双辅助触发SCR器件。通过gg-NMOS源区的电子注入和寄生PNP晶体管的开启,共同辅助触发主泄放路径SCR,快速泄放ESD电流。TCAD仿真结果表明,新结构能够泄放较高的二次击穿电流,具有可调节的触发电压。

关键词：全耗尽绝缘体上硅静电放电双辅助触发二次击穿电流

来源：评论

学校读者我要写书评

暂无评论

基于栅耦合MOSFET的电源钳位ESD保护电路设计研究

基于栅耦合MOSFET的电源钳位ESD保护电路设计研究

引用

作者：陆光易北京大学

学位级别：硕士

静电放电(Electrostatic Discharge，简称ESD)保护设计一直是集成电路业界可靠性设计的重要难题，电源钳位ESD保护电路是全芯片ESD保护策略不可缺少的组成。随着工艺的进步，器件抗静电冲击的能力不断减弱，ESD设计窗口不断变窄，这些... 详细信息

静电放电(Electrostatic Discharge，简称ESD)保护设计一直是集成电路业界可靠性设计的重要难题，电源钳位ESD保护电路是全芯片ESD保护策略不可缺少的组成。随着工艺的进步，器件抗静电冲击的能力不断减弱，ESD设计窗口不断变窄，这些事实让片上ESD保护设计变得越发具有挑战性。电源钳位ESD保护电路是不同ESD冲击模式下的重要电流泄放通路，同时，也是ESD事件下，电源线(VDD)上不出现过压事件的可靠保障，所以，有效电源钳位ESD保护电路的设计是全芯片ESD保护策略成功与否的关键。\n 本文的主要工作和创新点包括:\n 1.基于SMIC130nm和GlobalFoundries130nm体硅工艺，实现了电源钳位ESD保护电路的全套设计流程。通过电路仿真、版图以及流片后的测试工作，验证了设计理念，成功实践了用双端和三端瞬态测试来验证电源钳位ESD保护电路瞬态特性的实验方法。\n 2.提出了一种优化的多重RC触发型电源钳位ESD保护电路，通过电流镜结构的使用、CR结构代替RC加反相器结构和非对称反相器的使用，在更小的版图面积下，实现泄放晶体管更长的开启时间和正常操作时更小的泄漏电流。以上设计参与了SMIC130 nm体硅工艺流片，测试结果表明:最终提出的优化电路在版图面积为原始电路的87.6％、正常偏置时漏电为原始电路的70.7％的情况下，实现了ESD冲击下，超过原始电路2.25倍的泄放晶体管开启时间;\n 3.提出了一种瞬态触发、直流维持型电源钳位ESD保护电路，提出的保护电路具有比纯瞬态触发型电源钳位ESD保护电路更好的高频噪声免疫力、比纯直流触发型电源钳位ESD保护电路在ESD事件下开启速度更快的优点。以上设计参与了GlobalFoundries130 nm体硅工艺流片，测试结果表明:提出的新电路在ESD事件下开启速度比纯直流触发型电路快6ns，在上升时间为10ns、脉冲幅值为3.0V的高频噪声下不发生纯瞬态触发型电路中出现的闩锁现象。

关键词：静电放电保护开启时间体硅工艺电源钳位泄漏电流二次击穿电流

来源：评论

学校读者我要写书评

暂无评论

ESD仿真技术研究

ESD仿真技术研究

引用

作者：黄大海浙江大学

学位级别：硕士

随着半导体工艺的进步,ESD(ElectroStatic Discharge,静电放电)对芯片的危害日益严重,对ESD的研究也因而越来越受到重视。仿真工具在ESD领域的应用使得ESD防护设计的研究变得更为便利,大大缩短了研发周期。然而,由于ESD现象复杂的物理机... 详细信息

随着半导体工艺的进步,ESD(ElectroStatic Discharge,静电放电)对芯片的危害日益严重,对ESD的研究也因而越来越受到重视。仿真工具在ESD领域的应用使得ESD防护设计的研究变得更为便利,大大缩短了研发周期。然而,由于ESD现象复杂的物理机制,极端的电场及温度条件,以及ESD仿真中频繁的不收敛现象,都使得ESD的仿真变得极为困难。有鉴于此,本论文基于ISE TCAD平台,展开了对ESD防护器件的仿真研究。研究内容包括: 1.研究了网格定义在工艺仿真中的重要性;对工艺步骤模拟所用物理模型展开深入分析,指出其中的差异,并对模型函数中的关键模型参数对工艺仿真结果的影响进行了探讨。 2.深入分析器件仿真中的物理模型及模型函数,并对描述同一物理机制的各种不同模型展开对比分析。主要包括传输方程模型、能带模型、各种迁移率退化模型、雪崩离化模型和复合模型等。 3.深入分析了ESD过程中的物理机制及其ESD仿真中描述这些物理机制所要用到的物理模型。研究了相关模型参数的变化对仿真结果的影响,主要包括电离系数对触发电压的影响、载流子迁移率对维持电压的影响和载流子寿命对维持电压的影响等。 4.分析ESD仿真中各种收敛性问题的产生原因,针对每一种不收敛状况提出相应的解决方案。 5.通过对器件仿真中物理模型参数的调整,实现了各类SCR(Silicon ControlledRectifier,可控硅)防护器件触发电压和维持电压的校准。使用调整后的同一组参数,对三类SCR结构共计22个器件进行仿真,并与测试结果比较,结果显示触发电压和维持电压的仿真相对误差均控制在了10%以内。 6.提出了多脉冲TLP波形仿真方式,不仅能准确仿真触发电压和维持电压,而且大大提高了二次击穿电流的仿真精度。基于这种仿真方式,还给出仿真中判断二次击穿的两种方式,通过仿真结果和测试结果的对比,验证了这两种判定方式的正确性。

关键词： ESD 仿真 ISE TCAD 触发电压维持电压二次击穿电流回滞 TLP

来源：评论

学校读者我要写书评

暂无评论

基于UTB-SOI技术的ESD防护单元研究

基于UTB-SOI技术的ESD防护单元研究

引用

作者：张效俊南京邮电大学

学位级别：硕士

随着集成电路的不断发展,当工艺特征尺寸缩小到28 nm制程以下时,超薄体绝缘层上硅（Ultra-Thin-Body Silicon-On-Insulator,UTB-SOI）器件凭借其独特的背栅偏置、较小的寄生电容以及良好的平面工艺兼容性,在低功耗和高性价比的应用中具... 详细信息

随着集成电路的不断发展,当工艺特征尺寸缩小到28 nm制程以下时,超薄体绝缘层上硅（Ultra-Thin-Body Silicon-On-Insulator,UTB-SOI）器件凭借其独特的背栅偏置、较小的寄生电容以及良好的平面工艺兼容性,在低功耗和高性价比的应用中具有显著优势。然而,由于设计窗口的减小,UTB-SOI工艺下实现的器件对静电放电（Electrostatic Discharge,ESD）更加敏感。埋氧层（Buried Oxide,BOX）的使用,增加了器件的发热现象,使得UTB-SOI器件在面临静电放电时比体硅器件更容易失效,增大了ESD防护设计的难度。为了满足UTB-SOI工艺中的ESD防护需求,本文在对传统ESD防护器件进行详细分析的基础上,设计出一种可用于薄栅极氧化物器件的ESD防护结构,主要研究工作与成果有:（1）针对传统体硅SCR结构开启速度慢、触发电压大的问题,介绍了一种将体硅SCR和SOI-ggNMOS结合起来的解决方案。在提出的器件结构中,薄硅层上的ggNMOS被用作辅助触发元件,当发生ESD事件时,ggNMOS源端将电子注入到BOX层下的体硅阱区内,降低了所提出器件的触发电压。通过对器件关键参数进行优化,使其触发电压Vt1从12.1 V降低到5.8 V,维持电压Vh从4.6 V降低到2.5 V,二次击穿电流It2也有所增大,ESD防护性能得到很大提升,满足厚栅极氧化物器件的ESD防护需求。（2）在SOI-ggNMOS辅助触发SCR结构的基础上,提出了一种改进的ggNMOS和PNP双辅助触发SCR的新型ESD防护结构。新结构在体硅内额外增加了一条寄生的PNP晶体管电流泄放路径,与原本的ggNMOS电流路径并联,共同辅助触发SCR主泄放路径,进一步降低了器件的触发电压,提高了器件的ESD电流泄放能力,使得该结构可用于薄栅极氧化物器件的ESD防护。进行了器件关键参数分析,使得该结构的ESD防护性能达到最优,触发电压Vt1=1.41 V,维持电压Vh=1.19 V,满足薄栅极氧化物器件0.99～2.5 V的ESD设计窗口。并且,通过改变关键参数,可以在很大范围内调节触发电压,以实现不同的ESD防护应用。

关键词：超薄体绝缘层上硅静电放电触发电压二次击穿电流设计窗口

来源：评论

学校读者我要写书评

暂无评论

功率LDMOS的静电防护设计改进

功率LDMOS的静电防护设计改进

引用

作者：滕国兵南京邮电大学

学位级别：硕士

随着半导体芯片的制造工艺不断改进以及特征尺寸的减小,集成电路日益向小型化和高密度化发展,很容易遭受到静电放电(ESD)的影响。一次轻微的ESD事件,甚至会造成器件永久失效。横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide ... 详细信息

随着半导体芯片的制造工艺不断改进以及特征尺寸的减小,集成电路日益向小型化和高密度化发展,很容易遭受到静电放电(ESD)的影响。一次轻微的ESD事件,甚至会造成器件永久失效。横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semiconductor,LDMOS)作为常用的功率器件,具有较好的驱动能力,为了与现有的工艺相兼容,由LDMOS器件修改后的高压ESD防护器件可用作芯片管脚的ESD防护。本论文详细分析了LDMOS在ESD应力下的电学特性和热学特性,提出了两个新结构,并用仿真软件进行验证。主要的研究成果包括:1、深入分析了ESD产生的过程及各测试模型,对ESD防护器件受到静电脉冲后所涉及到的物理仿真模型进行了分析,主要包括物理传输方程、能带模型、迁移率、雪崩击穿模型、间接复合和俄歇复合。2、针对常规LDMOS器件在ESD应力下由于触发电压过高,表面电流集中而导致器件抗ESD性能不高的问题,提出并验证了一种用于降低表面电流集中的新结构,新结构通过引入具有高低掺杂浓度的漂移区和N型衬底埋层,具有了低触发电压,二次击穿电流高等优点。仿真结果表明:新结构触发电压降低了36%,二次击穿电流提高了51%。3、针对常规SCR-LDMOS器件开启触发电压过高、维持电压过低问题,提出一种利用PN结辅助开启的新结构。新结构通过引入PN结来辅助提高触发开启前的空穴载流子浓度,降低了触发电压,提高了维持电压,并且具有较强ESD鲁棒性。仿真结果表明:新结构触发电压降低了44%,维持电压提高了两倍多。

关键词：静电放电横向扩散金属氧化物半导体触发电压维持电压二次击穿电流

来源：评论

学校读者我要写书评

暂无评论

NMOS器件ESD特性模拟

引用

电子与封装 2008年第3期8卷 18-21页

作者：郑若成孙锋吴金无锡微电子科研中心江苏无锡214035 东南大学集成电路学院南京210096

NMOS管I-V曲线在ESD(electrostatic discharges)脉冲电流作用下呈现出反转特性,其维持电压VH、维持电流IH、触发电压VB、触发电流IB以及二次击穿电流等参数将会影响NMOS管器件的抗ESD能力。文章通过采用SILVACO软件,对1.0μm工艺不同沟... 详细信息

NMOS管I-V曲线在ESD(electrostatic discharges)脉冲电流作用下呈现出反转特性,其维持电压VH、维持电流IH、触发电压VB、触发电流IB以及二次击穿电流等参数将会影响NMOS管器件的抗ESD能力。文章通过采用SILVACO软件,对1.0μm工艺不同沟长和工艺条件的NMOS管静电放电时的峰值电场、晶格温度以及VH进行了模拟和分析。模拟发现,在ESD触发时,增加ESD注入工艺将使结峰值场强增强,VH减小、VB减小,晶格温度降低;器件沟长和触发电压VB具有明显正相关特性,但对VH基本无影响。最后分析认为NMOS管ESD失效主要表现为高电流引起的热失效,而电场击穿引起的介质失效是次要的。

关键词：峰值场强触发电压VB 维持电压VH 晶格温度二次击穿电流

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：