设计了一款硅漂移探测器(Silicon Drift Detector,SDD)信号模拟器用于测试SDD读出电子学的性能。该信号模拟器采用现场可编程门阵列(Field Programmable Gate Array,FPGA)作为核心器件,利用其丰富的可编程逻辑资源产生多组振荡环,将其输出相异或生成均匀分布的真随机数。首先通过伯努利试验将均匀分布的随机数转化为时间间隔服从指数分布的脉冲序列,然后对随机数进行了美国国家标准与技术研究院(National Institute of Standards and Technology,NIST)随机性测试,最后测试了信号模拟器输出脉冲的时间间隔和计数率特性,结果表明:SDD信号模拟器的输出脉冲时间间隔服从指数分布、输出计数率范围为1.6~813.8 ks^-1、输出脉冲的电压范围为2.5~50 mV、脉冲最小时间间隔为9.6 ns,并且可长时间稳定工作。
暂无评论