检索结果-内蒙古大学图书馆

作者：谢莉湖南大学

学位级别：硕士

随着计算机、通讯和多媒体技术的飞速发展,高新技术领域的数字化进程不断加快,这对模数转换器(Analog-to-Digital,简称ADC或A/D)提出了更高的要求。为了适应这些要求,当前A/D转换电路的主流正朝着高速、高分辨率和低功耗的方向发展。特... 详细信息

随着计算机、通讯和多媒体技术的飞速发展,高新技术领域的数字化进程不断加快,这对模数转换器(Analog-to-Digital,简称ADC或A/D)提出了更高的要求。为了适应这些要求,当前A/D转换电路的主流正朝着高速、高分辨率和低功耗的方向发展。特别是在医学图像、雷达、示波器、硬盘驱动读取信道、无线通信等应用领域,对A/D转换电路的速度要求越来越高。本文主要是研究和设计基于CMOS工艺的高速、合适分辨率的模数转换电路,研究所得结论如下: (1)设计了新型的4位全并行模数转换电路,最高采样率达5GHz。主要从以下几个方面来改进和设计:采用无采样/保持电路的全并行ADC结构;整个电路用单个时钟控制,使比较电路与解码电路都工作在流水线的工作方式下,转换速度大大提高;采用低摆幅输入输出信号、全差分的输入输出方式和低摆幅的时钟控制,提高了ADC的转换速度和信噪比;在比较电路中使用了电感技术和多级级联方式,提高了比较器的转换速度并降低了转换的误码率;解码电路采用基于电流模式逻辑门电路的解码方式,先将温度计码转换成格林码,再将格林码转换成二进制码,进一步提高转换速度和降低误码率。 (2)设计了新型的6位内插式全并行模数转换电路,最高采样率达4GHz。对(1)所设计的4位全并行ADC进行改进,采用了内插技术,提出了新的内插方式:电阻内插与有源内插级联的两级内插方式使内插因子达到8,这种内插方式进一步降低了内插放大器和内插电阻的数量,且对内插放大器的线性范围要求降低。两个模数转换电路的仿真结果表明,4位ADC最高采样速率达5GHz,积分非线性和微分非线性误差分别小于0.255LSB和0.171LSB,在100MHz的正弦输入信号下,有效比特数达3.74bits,功耗小于65mW。6位ADC最高采样速率达4GHz,积分非线性和微分非线性误差分别小于0.243LSB和0.124LSB,在100MHz的正弦输入信号下,有效比特数达5.02bits,功耗小于220mW。

关键词：全并行模数转换器内插高速流水线低摆幅全差分

来源：评论

学校读者我要写书评

暂无评论

基于虚拟金属电阻的高速全并行模数转换器

基于虚拟金属电阻的高速全并行模数转换器

引用

作者：孙伟王永禄张磊徐鸣远游毓彬薄丽娜曾发燕朱璨付东兵俞宙 401334 重庆市沙坪坝区凤凰镇皂角树村临谢家院子组2号2-2室

本发明提供一种基于虚拟金属电阻的高速全并行模数转换器，所述高速全并行模数转换器包括分压电阻模块、内插型比较模块、编码模块及锁存输出模块，在内插型比较模块中，先进行放大比较再进行翻转锁存，得到2n个温度计码仅需要2(n‑1)个... 详细信息

标准号: CN116073830A

本发明提供一种基于虚拟金属电阻的高速全并行模数转换器，所述高速全并行模数转换器包括分压电阻模块、内插型比较模块、编码模块及锁存输出模块，在内插型比较模块中，先进行放大比较再进行翻转锁存，得到2ⁿ个温度计码仅需要2^(n‑1)个备用参考电压，与传统结构相比，仅需要一半的参考电阻和预放大比较器，减小了电路规模和功耗；在编码模块中，先将温度计码转换为格雷码，再将格雷码转换为二进制码，采用格雷码进行中间转换，减少了因比较器误差导致温度计码发生突变产生尖峰的情况，抑制火花码的存在，保证输出信号的稳定翻转；对输入的模拟信号直接进行量化编码，去除采样处理过程，减小了数据输出延迟，实现了低延迟设计。

关键词：温度计码全并行模数转换器比较模块编码模块比较器格雷码翻转减小锁存输出模块格雷码转换尖峰采样处理参考电压参考电阻传统结构电路规模二进制码分压电阻量化编码模拟信号输出信号数据输出虚拟金属低延迟预放大转换电阻功耗内插锁存去除突变备用延迟火花放大保证

来源：评论

学校读者我要写书评

暂无评论

信号产生电路、全并行模数转换器及相关设备

信号产生电路、全并行模数转换器及相关设备

引用

作者：李福乐丁洋池保勇周科吉袁胜丽张跃 100084 北京市海淀区双清路30号清华大学清华园北京100084-82信箱

本发明涉及集成电路技术领域，提供一种信号产生电路、全并行模数转换器及相关设备，该信号产生电路应用于全并行模数转换器，其包括开关单元和多个电容单元中的第一电容单元、第二电容单元、第三电容单元和第四电容单元，开关单元用于... 详细信息

标准号: CN118018015A

本发明涉及集成电路技术领域，提供一种信号产生电路、全并行模数转换器及相关设备，该信号产生电路应用于全并行模数转换器，其包括开关单元和多个电容单元中的第一电容单元、第二电容单元、第三电容单元和第四电容单元，开关单元用于在第一状态和第二状态之间交替切换，以在电容组提供的比较器对应的目标阈值电压下，使第一输出端产生第一信号以及使第二输出端产生第二信号，第一信号和第二信号用于输入比较器进行比较，本发明中阈值电压的生成基于电容值来确定，这样可以替代相关技术中利用分压电阻串来生成阈值电压的电路，进而解决相关技术中因分压电阻串带来的静态功耗大的问题，实现模数转换器运行性能的提高。

关键词：电容单元全并行模数转换器信号产生电路分压电阻串第二信号开关单元阈值电压输出端集成电路技术目标阈值电压模数转换器输入比较器多个电容交替切换静态功耗运行性能电容比较器电容组电路替代应用

来源：评论

学校读者我要写书评

暂无评论

一种基于压控振荡器的比较器的全并行模数转换器

一种基于压控振荡器的比较器的全并行模数转换器

引用

作者：吴小刚 518000 广东省深圳市南山区前海路3101号星海名城8组团5栋17A

本发明涉及一种基于压控振荡器的比较器的全并行模数转换器，其包括采样电路、电阻分压电路、基于压控振荡器的比较器、D触发器以及优先编码器，其中，输入电压信号输入到该采样电路中，而后由该采样电路将该输入电压信号传输到各个该... 详细信息

标准号: CN103532557B

本发明涉及一种基于压控振荡器的比较器的全并行模数转换器，其包括采样电路、电阻分压电路、基于压控振荡器的比较器、D触发器以及优先编码器，其中，输入电压信号输入到该采样电路中，而后由该采样电路将该输入电压信号传输到各个该基于压控振荡器的比较器的输入正端，参考电压信号经过该电阻分压电路的电阻分压后的参考电压分别接到相应的该基于压控振荡器的比较器的输入负端，各个该基于压控振荡器的比较器的输出连接到该D触发器的数据输入端，各个该D触发器的输出端再连接到该优先编码器中进行编码后输出。

关键词：压控振荡器比较器采样电路电阻分压电路优先编码器输入电压全并行模数转换器参考电压信号数据输入端参考电压电阻分压输出连接输入负端输入正端信号传输信号输入输出端再连接输出

来源：评论

学校读者我要写书评

暂无评论

全并行—逐次逼近混合型模数转换器的设计与研究

全并行—逐次逼近混合型模数转换器的设计与研究

引用

作者：余文成合肥工业大学

学位级别：硕士

随着CMOS半导体工艺的迅速发展,数字信号处理技术得到了很大提高。相对于模拟信号,数字信号有着更高的可靠性、简便性以及灵活性等优点,因此数字信号处理已成为现代信号处理的主流方式。模数转换器(Analog-to-Digital,ADC)作为连接模拟... 详细信息

随着CMOS半导体工艺的迅速发展,数字信号处理技术得到了很大提高。相对于模拟信号,数字信号有着更高的可靠性、简便性以及灵活性等优点,因此数字信号处理已成为现代信号处理的主流方式。模数转换器(Analog-to-Digital,ADC)作为连接模拟信号和数字信号的纽带,需要先将自然界中的模拟信号转换成数字信号后,系统才能利用数字信号处理的方式处理模拟信号。因此,人们对ADC的需求越来越强烈,同时对其研究也日益受到关注。逐次逼近型(successive approximation register,SAR) ADC因其结构简单、功耗低、面积小等优点而获得广泛运用。基于传统结构的N比特SAR ADC每完成一次转换都需要进行N次比较,而每次的比较速度又受限于电容型数模转换器(Digital to Analog Converter,DAC)的建立时间和逻辑控制电路的传递延迟。因此,传统结构的这种缺陷阻碍了 SARADC向高速高精度领域的发展。全并行模数转换器(Flash ADC)由于结构和工作原理相对简单,因此其转换速度非常高。但是随着ADC位数的增加,其面积和功耗成指数型增长,因此给ADC的高精度设计带来了挑战。全并行—逐次逼近混合型模数转换器(Flash-SARADC)是一种将Flash ADC和SARADC各自的优点相结合的新型ADC结构,由于其在面积、速度、功耗以及精度方面具有较好的折中,因此得到了广泛的研究。本文首先对Flash-SAR ADC的工作原理和系统结构进行了阐述,同时详细分析了其结构中存在的非理想因素,并提出了相应的解决方案。接着,本文在对现有的开关策略进行分析和对比的基础上,提出了一种高位电容跳过与复用的开关策略,从而大幅度优化了电荷再分配型DAC的动态功耗和面积。相对于MCS开关策略,提出的开关策略使电容阵列所需的电容总数减小一半,电平切换功耗降低81.22%。然后,详细介绍了关键电路的设计,并给出了系统仿真结果。最后,本文采用SMIC0.18μmCMOS混合信号工艺设计了一款10位100MS/s Flash-SAR混合型ADC。所设计的ADC采用“3+8”的两极流水线结构,最后通过冗余位数字校准电路得到10位的量化精度。电路仿真结果表明:当采样信号的频率为100MS/s,输入信号的频率为48.14453125MHz的满幅正弦差分信号时的输出信号的无杂散波动态范围(SFDR)为75.879dB、信号噪声失真比(SNDR)为61.37dB、有效位数(ENOB)位9.902位;当采样频率为l00MS/s,输入信号频率为1.07421875MHz,工艺角为FF时,ADC的SFDR为78.669dB,SNDR为61.839dB,ENOB为9.980 bit;当工艺角为TT时,ADC的SFDR为 76.201dB,SNDR为61.15dB,ENOB为9.865bit;当工艺角为 SS 时,ADC 的 SFDR 为 76.937dB, SNDR 为 60.594dB, ENOB 为 9.773 bit。提出的Flash-SAR ADC在1.8V电源电压和Nyquist输入信号下,芯片功耗为 2.41mW,品质因数(Figure of merit, FOM)为 25.19fJ/conversion-step。

关键词：全并行模数转换器逐次逼近型模数转换器开关切换策略高位电容跳过与复用

来源：评论

学校读者我要写书评

暂无评论

10bit 100MS/s混合型模数转换器

引用

西安电子科技大学学报 2018年第3期45卷 80-85,116页

作者：张章余文成解光军合肥工业大学电子科学与应用物理学院安徽合肥230009

为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出... 详细信息

为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出的开关策略使电容阵列所需的电容总数减少了一半,电平切换功耗降低了81.22%.最后,基于中芯国际0.18μm工艺,对混合型模数转换器进行仿真.当采样频率为100MS/s、输入频率为48.144 531 25MHz的正弦波信号时,输出信号的无杂散波动态范围为75.879dB,有效位数为9.902bit,功耗为2.41mW,品质因数为25.19fJ/conversion-step.仿真结果表明,这种混合型模数转换器利用提出的开关策略能在功耗、速率和面积上实现很好的折中.

关键词：全并行模数转换器逐次逼近型模数转换器开关切换策略高位电容跳过与复用

来源：评论

学校读者我要写书评

暂无评论

基于0.13μm SiGe BiCMOS工艺的10 GS/s、3 bit模数转换器

引用

南京邮电大学学报（自然科学版） 2019年第5期39卷 26-33页

作者：张翼沈宇李晓鹏杨磊刘中华郭宇锋南京邮电大学电子与光学工程学院江苏南京210023 南京邮电大学射频集成与微组装技术国家地方联合工程实验室江苏南京210023 东南大学毫米波国家重点实验室江苏南京210096 江苏亨鑫科技有限公司博士后工作站江苏宜兴214222 南京国博电子有限公司江苏南京210016

基于0.13μm SiGe BiCMOS工艺,文中设计了超高速全并行模数转换器,其时钟采样率为10 GS/s、精度为3 bit。该模数转换器采用全差分的电路结构,其中跟踪保持放大器采用电容增强技术获得大带宽。设计中采用差分编码技术降低编码电路的误码... 详细信息

基于0.13μm SiGe BiCMOS工艺,文中设计了超高速全并行模数转换器,其时钟采样率为10 GS/s、精度为3 bit。该模数转换器采用全差分的电路结构,其中跟踪保持放大器采用电容增强技术获得大带宽。设计中采用差分编码技术降低编码电路的误码率,提高工作速度。电路仿真结果表明,当时钟采样率为10 GS/s时,ADC电路的微分非线性和积分非线性均小于0.2 LSB。该ADC电路在输入信号频率低于10 MHz时的有效位数大于2.8位,在输入信号频率为1 GHz时的有效位数大于2.5位。在-5 V和-3.3 V供电电压下,电路的总功耗为1.6 W,芯片面积为1.0 mm×1.2 mm。

关键词：全并行模数转换器 SiGe BiCMOS工艺差分编码电路超高速

来源：评论

学校读者我要写书评

暂无评论

超宽带无线通信系统中低位宽超高速模数转换器的设计

超宽带无线通信系统中低位宽超高速模数转换器的设计

引用

作者：卢灿星中国科学技术大学

学位级别：硕士

现阶段短距无线通信网络一般孤立地工作在室内家庭和办公环境中,或相对较封闭的环境,尚未有大型的无线广域基础设施集成,但这种现状有望随着超宽带(Ultra Wide Band, UWB)技术的发展而被突破。超宽带通信技术作为一种主要的高速短距无... 详细信息

现阶段短距无线通信网络一般孤立地工作在室内家庭和办公环境中,或相对较封闭的环境,尚未有大型的无线广域基础设施集成,但这种现状有望随着超宽带(Ultra Wide Band, UWB)技术的发展而被突破。超宽带通信技术作为一种主要的高速短距无线传输手段,是未来短距无线通信环境的重要组成部分,在通信、消费电子、计算机等领域有广泛应用前景。超宽带通信技术强调“三低一高”的特点:低频谱密度、低功耗、低成本和高速率,本系统针对脉冲信号在时域上被高度压缩、信号具有极高瞬时信噪比的特点,提出一种低位宽取样的脉冲超宽带接收方法。低位宽取样接收是指对接收的脉冲信号进行1～2比特的乃奎斯特取样量化,然后在数字域完成信号接收解调。本设计的主要目的是研制出适用于集成超宽带系统芯片的模数转换器。在对几种典型结构模数转换器的性能进行了分析比较后得出结论:全并行式结构模数转换器适用于中低分辨率、超高采样速率的应用领域,具有结构最简单、转换速率快等特点,而且由于系统的低位宽取样特点,为超宽带无线通信系统集成设计的模数转换器采用并行式结构提供了一个解决低功耗问题的最佳选择。前期研究结果表明,在一定条件下,2比特位宽取样接收信号的信噪比损失只有0.5dB。为此,我们设计了一个2比特分辨率、4GS/s采样率低功耗的高速全并行模数转换器,它是系统集成的主要功耗来源,因此设计低功耗高速率的模数转换器成为系统集成的重点和难点。本文设计的模数转换器电路采用非时间交替(non-time-interleaved)的全并行结构,无需通道失配校准,在模拟电路部分采用差分低摆幅电平,在数字电路部分采用电流模式逻辑(CML)电平,从而保证了高速率并有效限制了低功耗,减小了噪声干扰。此外,电路中设计了差分电阻参考网络来减小由于输入信号串扰造成的参考电平误差。本设计采用0.18μm 1P6M CMOS工艺流程制造,在1.8V电源供电下消耗功率56mW。在输入信号为1GHz的模拟信号采样率为4GS/s时,经FFT频谱分析,有效位数(effective number of bits, ENOB)达到1.86比特。

关键词：超宽带通信技术全并行模数转换器低摆幅电流模式逻辑低功耗

来源：评论

学校读者我要写书评

暂无评论

超高速模数转换器的设计与研究

超高速模数转换器的设计与研究

引用

作者：沈宇南京邮电大学

学位级别：硕士

数据转换器(Data converters)包括模数转换器(Analog to digital converters,ADCs)和数模转换器(Digital to analog converters,DACs),是混合信号处理系统中的关键模块。近年来,由于数字信号处理技术、雷达技术、无线网络通信技术的发展... 详细信息

数据转换器(Data converters)包括模数转换器(Analog to digital converters,ADCs)和数模转换器(Digital to analog converters,DACs),是混合信号处理系统中的关键模块。近年来,由于数字信号处理技术、雷达技术、无线网络通信技术的发展,信号处理的速度越来越快,对于ADC的性能要求也越来越高。研究超高速ADC技术对无线网络通信、雷达、光通信和航空航天等高科技领域有重要意义。本论文首先介绍了ADC电路的基本原理和各种静态特性指标和动态特性指标的定义和计算方法,同时介绍了ADC电路的各种结构。针对10GSps的超高速设计需求,利用全并行结构设计了基于0.13μm SiGe BiCMOS工艺的超高速的ADC电路,并对全并行结构ADC电路的关键电路模块:跟踪保持电路,比较器电路和编码电路进行了深入研究。在超高速跟踪保持放大器(THA,Track-and-Hold Amplifier)的研究中,本论文的THA电路采用全差分结构,有效抑制了共模噪声,减小了偶次谐波分量对电路的影响。输入缓冲模块通过使用二极管连接的三极管,有效抑制了THA电路非线性的产生。同时输入缓冲模块采用了射极跟随器的结构,有效地降低了输出阻抗,为后级的跟踪保持模块提供了更大的驱动电流。输出缓冲模块使用电容增强技术和发射级耦合技术提高了整个THA电路的模拟输入带宽和动态性能。在超高速比较器电路的研究中,本论文的超高速比较器电路是由预放大电路和锁存比较电路级联而成。预放大电路由两级放大电路组成,第一级放大电路采用吉尔伯特单元结构使得比较器电路与前级的差分输入信号和差分参考电平能够很好的结合,提供大带宽;第二级放大电路主要提供高增益。锁存比较电路采用一种正反馈射极耦合逻辑(ECL,emitter coupled logic),有效提高了比较器电路的工作速度,同时提高了对后级电路的驱动能力。在超高速编码电路的研究中,本论文的超高速编码电路采用了全差分的电路结构,有效抑制了共模噪声的干扰,同时设计了一个编码ROM电路,该电路可以降低对噪声的敏感度,减少了误码率,提高编码电路的工作速度。在以上研究的基础上,本论文基于SiGe BiCMOS工艺完成了3bit、10GSps全并行ADC电路的设计,前仿真结果表明:本论文设计的ADC电路的采样率为10GSps,微分非线性和积分非线性的绝对值均小于0.2LSB,有效位数为2.5bit,功耗为1.6W。后仿真结果表明:微分非线性的绝对值小于0.83LSB,积分非线性的绝对值小于1.5LSB,有效位数为1.8bit,功耗为1.9W。因此本论文设计的超高速ADC电路可应用于电子对抗、射电天文等系统中。

关键词：全并行模数转换器超高速跟踪保持放大器差分编码电路 SiGe BiCMOS工艺

来源：评论

学校读者我要写书评

暂无评论

用于电力专用通信网的混合型模数转换器及信号收发装置

用于电力专用通信网的混合型模数转换器及信号收发装置

引用

作者：乔磊郑哲王通成东林孙婉丽刘羽马磊庄黎明 100192 北京市海淀区西小口路66号中关村东升科技园A区3号楼

本发明涉及集成电路领域，提供一种用于电力专用通信网的混合型模数转换器，包括：第一级全并行模数转换器、第二级逐次逼近模数转换器及译码器；所述第一级全并行模数转换器包括4位的全并行模数转换器、第一电容阵列及数字编码电路，... 详细信息

标准号: CN112187265A

本发明涉及集成电路领域，提供一种用于电力专用通信网的混合型模数转换器，包括：第一级全并行模数转换器、第二级逐次逼近模数转换器及译码器；所述第一级全并行模数转换器包括4位的全并行模数转换器、第一电容阵列及数字编码电路，用于对模拟输入信号的高位进行量化转换以得到4位的数字输出码；所述第二级逐次逼近模数转换器包括第二电容阵列、比较器及8位的逐次逼近模数转换逻辑电路，用于对模拟输入信号的低位进行量化转换以得到8位的数字输出码；所述译码器用于将转换得到的的4位的数字输出码和8位的数字输出码翻译成12位的数字信号。本发明采用两级混合结构实现低功耗、高速率的12‑bit的模数转换功能，能够满足电力无线专网的要求。

关键词：数字输出码全并行模数转换器译码器逐次逼近模数转换器模拟输入信号电容阵列第一级转换逐次逼近模数转换量化集成电路领域数字编码电路模数转换器电力专用结构实现两级混合模数转换数字信号无线专网比较器低功耗低位通信网翻译

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：