本论文主要研究多通道时间交织采样ADC系统(TIADC,time-interleavedanalog-to-digital converter)的子通道间失配误差的校正工作,校正主要分为失配误差的估计和补偿两个过程。\n 在失配误差估计过程中,本文采用各个子通道采样转换平均值的算法估计处理偏置失配误差,利用采样转换幅度值和增益失配误差成正比的关系,估计处理增益失配误差;在估计处理时间失配误差过程中,本文提出了一种新颖的算法——改进型最小均方差算法(ALMS,Advanced Least Mean Square),该算法基于最小均方差(LMS,Least Mean Square),采用基于曲线拟合的辅助分析方法,求解最佳采样点数和迭代次数。仿真实验表明:偏置失配误差估计值的最大的相对误差控制在3.67%,最小的相对误差已经可以达到1.42%;增益失配误差估计值的最大的相对误差控制在5.78*10-3%,最小的相对误差已经可以达到3.26*10-6%;时间失配误差估计值的最大的相对误差控制在1.99%,最小的相对误差已经可以达到1.65%。其中,ALMS算法与之前的LMS算法相比,在满足相同精度要求的条件下,采样点数减少了49.7%,迭代次数减少了50%。而采样点数和迭代次数直接决定最后系统的计算复杂度,二者减少可以降低硬件实现难度和成本,因此ALMS算法比LMS算法更加具有实际使用价值和更加广阔的市场推广前景。\n 失配误差的补偿阶段,本文采用减法器和除法器补偿处理偏置失配误差和增益失配误差,在补偿处理时间失配误差过程中,本文采用了基于拉格朗日多项式内插的补偿算法。通过四通道仿真实验表明:偏置失配误差经过补偿后,杂散失真有明显下降,无杂散动态范围SFDR分别有29.65dB和26.96dB的提升,增益失配误差经过补偿后,杂散有明显下降,无杂散动态范围SFDR分别有9.72dB、17.01dB和12.42dB的提升,时间失配误差经过补偿后,杂散失真有明显下降,无杂散动态范围SFDR分别有34.62dB,38.18dB和36.54dB的提升。\n 最后通过FPGA开发板验证、调试了校正算法,从仿真的结果和FPGA验证结果可以证明本文提出的算法具有科学性和可行性。
暂无评论