检索结果-内蒙古大学图书馆

作者：谷银川 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号

本申请提供一种计数器电路，包括：对应二进制位的多级计数模块；每级计数模块，用于根据加数信号和本级当前输出的本位值，获得进位信号和本次本位值；向下一级计数模块输出所述进位信号，以及响应于第一时钟锁存所述本次本位值，响应... 详细信息

标准号: CN114822625A

本申请提供一种计数器电路，包括：对应二进制位的多级计数模块；每级计数模块，用于根据加数信号和本级当前输出的本位值，获得进位信号和本次本位值；向下一级计数模块输出所述进位信号，以及响应于第一时钟锁存所述本次本位值，响应于第二时钟向所述计数模块的输出端输出所述本次本位值；每级计数模块输出的本位值组成所述计数器电路的输出，该输出为计数结果的二进制表示；其中，首级计数模块的加数信号为高电平信号，非首级计数模块的加数信号为上一级计数模块输出的进位信号；所述第一时钟和所述第二时钟基于系统时钟划分得到。本方案能够实现计数功能。

关键词：计数模块输出加数信号进位信号计数器电路二进制表示高电平信号二进制位计数功能计数结果系统时钟输出端响应锁存申请

学校读者我要写书评

暂无评论

作者：谷银川 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号

本申请提供一种计数器电路，包括：加法模块、减法模块和多个控制模块；加法模块，包括对应二进制位的多级计数模块；每级计数模块，用于根据加数信号和本级当前输出的本位值，获得进位信号和本次本位值；向下一级计数模块输出进位信号... 详细信息

标准号: CN114822624B

本申请提供一种计数器电路，包括：加法模块、减法模块和多个控制模块；加法模块，包括对应二进制位的多级计数模块；每级计数模块，用于根据加数信号和本级当前输出的本位值，获得进位信号和本次本位值；向下一级计数模块输出进位信号，以及响应于第一时钟锁存本次本位值，响应于第二时钟向计数模块的输出端输出本次本位值；减法模块，与多级计数模块连接，用于根据当前的加计数结果和减数信号，计算获得当前的减计数结果；以及，响应于第一刷新指令，输出减计数结果；多个控制模块与多级计数模块一一对应，用于响应于第二刷新指令，向对应的计数模块输出减计数结果的对应位，作为该计数模块当前输出的本位值。本方案能够实现加减计数功能。

关键词：计数模块计数结果输出响应加法模块减法模块控制模块指令计数器电路二进制位计数功能加数信号减数信号进位信号输出进位输出端加减锁存申请

基于磁性存储器的逻辑计算单元、方法及全加器

学校读者我要写书评

暂无评论

基于磁性存储器的逻辑计算单元、方法及全加器

作者：刘桐汐王昭昊吴比赵巍胜 100191 北京市海淀区学院路37号

本发明提供了一种基于磁性存储器的逻辑计算单元、方法及全加器，所述逻辑计算单元包括加法电路；所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路；所述第一通路用于响应于被加数信号进... 详细信息

标准号: CN113450847B

本发明提供了一种基于磁性存储器的逻辑计算单元、方法及全加器，所述逻辑计算单元包括加法电路；所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路；所述第一通路用于响应于被加数信号进行加数与被加数的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数与被加数的异或运算得到存储于所述第一磁性存储器中的第一异或结果，本发明的逻辑计算单元无静态功耗，写入速度快。

关键词：磁性存储器加数逻辑计算单元被加数信号加法电路被加数存储加数信号静态功耗异或运算或运算全加器响应异或写入

学校读者我要写书评

暂无评论

一种多位三值低功耗多米诺加法器

一种多位三值低功耗多米诺加法器

作者：汪鹏君杨乾坤郑雪松 315211 浙江省宁波市江北区风华路818号

本发明公开了一种多位三值低功耗多米诺加法器，由n位三值绝热多米诺加法单元组成，第k位三值绝热多米诺加法单元和第k+1位三值绝热多米诺加法单元的低位进位信号输出端通过一个绝热多米诺缓冲器连接，第k位三值绝热多米诺加法单元和第... 详细信息

标准号: CN102832926A

本发明公开了一种多位三值低功耗多米诺加法器，由n位三值绝热多米诺加法单元组成，第k位三值绝热多米诺加法单元和第k+1位三值绝热多米诺加法单元的低位进位信号输出端通过一个绝热多米诺缓冲器连接，第k位三值绝热多米诺加法单元和第k+1位三值绝热多米诺加法单元的互补低位进位信号输出端也通过一个绝热多米诺缓冲器连接，第j位三值绝热多米诺加法单元的本位和信号输出端依次连接有n-j个绝热多米诺缓冲器，第j位三值绝热多米诺加法单元的加数信号输入端和被加数信号输入端均依次连接有j-1个绝热多米诺缓冲器，k=1，2，……，n-1，j=1，2，……，n，m=1，2，……，n-1；优点是与采用直流电源的常规三值多米诺加法器相比功耗节省约61%。

关键词：米诺绝热加法单元缓冲器信号输出端连接加法器输入端低位被加数信号功耗节省加数信号直流电源低功耗本位多位

学校读者我要写书评

暂无评论

作者：谷银川 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号

标准号: CN114822625B

关键词：计数模块输出加数信号进位信号计数器电路二进制表示高电平信号二进制位计数功能计数结果系统时钟输出端响应锁存申请

学校读者我要写书评

暂无评论

一种昆虫选择性过滤计数方法及系统

一种昆虫选择性过滤计数方法及系统

作者：赵健邱荣洲陈世雄梁勇李志鹏翁启勇 350003 福建省福州市鼓楼区五四路247号

本发明涉及一种昆虫选择性过滤计数方法及系统，其中所述方法包括：信号预存步骤：预存特定顺序的状态信号，所述状态信号包括加数信号组，所述加数信号组为00、10、11、01、00五个信号；信号检测步骤：根据昆虫遮挡或未遮挡红外检测层... 详细信息

标准号: CN109902793A

本发明涉及一种昆虫选择性过滤计数方法及系统，其中所述方法包括：信号预存步骤：预存特定顺序的状态信号，所述状态信号包括加数信号组，所述加数信号组为00、10、11、01、00五个信号；信号检测步骤：根据昆虫遮挡或未遮挡红外检测层输出的位置状态信号分别为1或0，第一红外检测层和第二红外检测层可分别产生位置状态信号A和B；信号接收步骤：同时接收第一红外检测层和第二红外检测层发送的位置状态信号，并依次记录相邻位置状态信号不同A1B1、A2B2、A3B3、A4B4、A5B5共五种信号；计数判断步骤：当判断接收到的五种位置状态信号与预存的加数信号组一致时，昆虫计数加1。本方案的实验数据统计误差小，精度高，进一步提高实验结构的准确性。

关键词：红外检测状态信号位置状态信号加数信号预存遮挡昆虫信号检测步骤信号接收步骤昆虫选择性产生位置判断步骤实验结构实验数据相邻位置过滤发送输出记录统计

学校读者我要写书评

暂无评论

全加器及芯片

全加器及芯片

作者：王自强邓成将谢翔黄焘 100084 北京市海淀区双清路30号清华大学清华园北京100084-82信箱

本发明集成电路领域，提供一种全加器及芯片，其中全加器包括：第一反相器、和位输出电路以及进位输出电路；和位输出电路采用传输管逻辑；进位输出电路采用静态互补CMOS结构；第一反相器用于生成进位输入端的进位输入信号的反相信号并... 详细信息

标准号: CN116719503A

本发明集成电路领域，提供一种全加器及芯片，其中全加器包括：第一反相器、和位输出电路以及进位输出电路；和位输出电路采用传输管逻辑；进位输出电路采用静态互补CMOS结构；第一反相器用于生成进位输入端的进位输入信号的反相信号并提供给第一节点；和位输出电路用于对第一加数端输入的第一加数信号和第二加数端输入的第二加数信号进行第一逻辑运算得到中间信号，以及基于反相信号，对中间信号和进位输入信号进行第二逻辑运算得到和位输出信号并提供给和位输出端；进位输出电路用于基于第一加数信号、第二加数信号以及进位输入信号得到进位输出信号并提供给进位输出端。如此实现全加器性能的提升。

关键词：加数信号位输出进位输出电路进位输入信号全加器加数电路反相信号逻辑运算中间信号反相器进位集成电路领域进位输出信号位输出信号互补CMOS 传输管输出端芯片

学校读者我要写书评

暂无评论

作者：谷银川 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号

标准号: CN114822624A

学校读者我要写书评

暂无评论

全加器、芯片及计算装置

全加器、芯片及计算装置

作者：谢翔邓成将王自强黄焘 100084 北京市海淀区双清路30号清华大学清华园北京100084-82信箱

本发明涉及集成电路领域，提供一种全加器、芯片及计算装置，其中全加器包括：反相器，用于对第一加数端输入的第一加数信号生成反相信号并提供给第一节点；异或电路用于基于反相信号，对第一加数信号和第二加数端输入的第二加数信号进... 详细信息

标准号: CN116661731A

本发明涉及集成电路领域，提供一种全加器、芯片及计算装置，其中全加器包括：反相器，用于对第一加数端输入的第一加数信号生成反相信号并提供给第一节点；异或电路用于基于反相信号，对第一加数信号和第二加数端输入的第二加数信号进行异或计算得到进位传播信号并提供给第二节点；同或电路用于在第一加数信号为高电平且第二加数信号为低电平的情况下，若进位输入信号为低电平，在同或信号和进位输入信号的控制下利用电源信号将和位输出信号上拉，若进位输入信号为高电平，将同或信号作为和位输出信号。可以避免在第一加数信号为高电平且第二加数信号为低电平时，因第二节点处的上拉延迟导致的和位输出信号的输出性能降低的问题，提升全加器性能。

关键词：加数信号进位输入信号位输出信号高电平全加器加数反相信号低电平上拉集成电路领域传播信号电源信号计算装置输出性能异或电路反相器节点处进位低电异或延迟电路芯片

基于磁性存储器的逻辑计算单元、方法及全加器

学校读者我要写书评

暂无评论

基于磁性存储器的逻辑计算单元、方法及全加器

作者：刘桐汐王昭昊吴比赵巍胜 100191 北京市海淀区学院路37号

标准号: CN113450847A

关键词：磁性存储器加数逻辑计算单元被加数信号加法电路被加数存储加数信号静态功耗异或运算或运算全加器响应异或写入