检索结果-内蒙古大学图书馆

陕西工学院学报 2005年第2期21卷 1-3页

作者：龙光利陕西理工学院电子与信息工程系陕西汉中723003

阐述了卷积编码的原理和CDMA手机卷积码编码器。在MAX+PLUS2软件平台上,给出了利用现场可编程门阵列器件设计的卷积码编码器电路,并进行了编译和波形仿真。综合后下载到可编程器件EPF10K10LC84-3中,测试结果表明,达到了预期的设计要求。

关键词：卷积码编码器 CDMA手机现场可编程门阵列

来源：评论

学校读者我要写书评

暂无评论

IS-95前向链路可变比特率卷积码编码器的VHDL实现

引用

应用科技 2001年第10期28卷 17-19页

作者：付永庆孙晓岩刘庆玲哈尔滨工程大学电子工程系黑龙江哈尔滨150001

根据IS - 95前向链路标准 ,介绍了卷积码编码器的原理 ,给出了IS - 95前向链路可变比特率卷积码编码器的VHDL设计 ,在MAX +plusⅡ环境下进行了波形仿真 ,并下载到EPF10K10LC84-

关键词： IS-95前向链路标准可变比特率卷积码编码器 VHDL语言

来源：评论

学校读者我要写书评

暂无评论

通信系统中卷积码编码器的VHDL实现

引用

实验科学与技术 2004年第4期2卷 41-44页

作者：蒋青吕翊重庆邮电学院重庆400065

在通信领域,差错控制技术能有效地改善通信系统的传输性能。在介绍卷积码的基本原理基础上,利用VHDL(超高速集成电路硬件描述语言)实现了(2,1,N)卷积编码器的硬件设计。结果表明,该方法具有设计简单、快速、高效和实时性好等特点。

关键词：差错控制卷积码编码器 VHDL

来源：评论

学校读者我要写书评

暂无评论

基于FPGA的CDMA基站卷积码编码器的设计

引用

大众科技 2005年第4期7卷 39-40页

作者：龙光利陕西理工学院电子与信息工程系陕西汉中723003

文章阐述了卷积编码的原理和CDMA基站卷积码编码器,在MAX+PLUS2的EDA软件平台上,给出了利用现场可编程门阵列器件设计的卷积码编码器电路,并进行了编译和波形仿真,综合后可下载到FPGA器件EPF10K10LC84-3中,测试结果表明达到了预期的设... 详细信息

文章阐述了卷积编码的原理和CDMA基站卷积码编码器,在MAX+PLUS2的EDA软件平台上,给出了利用现场可编程门阵列器件设计的卷积码编码器电路,并进行了编译和波形仿真,综合后可下载到FPGA器件EPF10K10LC84-3中,测试结果表明达到了预期的设计要求。

关键词：卷积码编码器 CDMA基站 FPGA器件卷积编码器件设计软件平台波形仿真设计要求门阵列 EDA

来源：评论

学校读者我要写书评

暂无评论

高速低功耗维特比译码器的设计与实现

引用

计算机研究与发展 2003年第2期40卷 360-365页

作者：游余新王进祥来逢昌叶以正哈尔滨工业大学微电子中心哈尔滨150001

提出了一种基于改进T 算法和回溯法的高速低功耗维特比 (Viterbi)译码器该译码器采用了并行和流水结构以提高速度 ,减少了加比选模块中不必要的操作 ,并在回溯过程中采用了幸存路径复用的方法 ,为利用时钟关断技术降低系统功耗提供... 详细信息

提出了一种基于改进T 算法和回溯法的高速低功耗维特比 (Viterbi)译码器该译码器采用了并行和流水结构以提高速度 ,减少了加比选模块中不必要的操作 ,并在回溯过程中采用了幸存路径复用的方法 ,为利用时钟关断技术降低系统功耗提供了可能利用 0 2 5 μmCMOS工艺 ,成功地设计并实现了 (2 ,1,7)Viterbi译码器 ,其电路规模约为 5万等效门 ,芯片内核面积为 2 18mm2 ,译码速度可达 10 0MHz,而译码延迟仅为 32个时钟周期。

关键词：高速低功耗维持比译码器设计回溯法差错控制码卷积码编码器

来源：评论

学校读者我要写书评

暂无评论

关于分包遥测

引用

遥测遥控 1985年第1期 25-31页

作者：王可陈钦楠空间飞行器总体设计部

近年来,许多国家对利用近地球轨道航天器进行科学考察和地球资源考察日益重视。例如 NASA 和 ESA 对此类航天任务作了中近期规划(八十至九十年代),NASA 的型号(不包括深空探测)有空间实验室、陆地卫星-D。γ-射线观测等十几项,ESA 有 X... 详细信息

近年来,许多国家对利用近地球轨道航天器进行科学考察和地球资源考察日益重视。例如 NASA 和 ESA 对此类航天任务作了中近期规划(八十至九十年代),NASA 的型号(不包括深空探测)有空间实验室、陆地卫星-D。γ-射线观测等十几项,ESA 有 X-射线观测、空间望远镜、红外空间观测、海洋遥感、气象等近(?)项。一此幅员辽阔的发展中国家如中

关键词：分包遥测数据集合纠错编码信道编码空间数据系统源包卷积码编码器数据域字头

来源：评论

学校读者我要写书评

暂无评论

用高速信号处理器实现维特比译码

引用

无线电通信技术 1987年第6期 8-14页

作者：王钢生邵姚定航天部第二研究院

本文介绍如何利用高速信号处理器TMS32020实现卷积码的维特比译码。模拟和实验的结果表明,利用高速信号处理器,同其它微处理器实现的结果比较,软件译码速度大大提高,设备复杂程度降低。配合小型地面卫星通信设备使用,可实现高可靠性的... 详细信息

本文介绍如何利用高速信号处理器TMS32020实现卷积码的维特比译码。模拟和实验的结果表明,利用高速信号处理器,同其它微处理器实现的结果比较,软件译码速度大大提高,设备复杂程度降低。配合小型地面卫星通信设备使用,可实现高可靠性的中、低速数据通信。

关键词：维特比译码算法高速信号处理器约束长度微处理器最大似然译码卷积码编码器幸存路径

来源：评论

学校读者我要写书评

暂无评论

RS码和卷积码编译码方法的新进展(续)

引用

中国空间科学技术 1984年第5期7卷 35-45页

作者：王可裴定一成秉章空间飞行器总体设计部科学院应用数学所

三、Fermat数变换(FNT)及其在RS码快速译码中的应用(一)Fermat数变换我们知道数■是一个素数,称为Fermat数,全体整数模F_t得到的剩余娄形成一个域,记为GF(F_t)。

关键词：卷积码编码器差错图样译码方法生成多项式编译码接收序列循环卷积 RS

来源：评论

学校读者我要写书评

暂无评论

序贯译码——在电子计算机上的模拟实验结果

引用

计算机与网络 1976年第4期 1-11页

作者：许文源王振宇朱修祥

前言序贯译码是由J·M·Wozencraft在1957年提出的一种概率式译码,他从理论上论证了此种译码方法在无记忆信道上采用时,只要码率R<R(计算截止速率),其平均概率误差与编码系统的约束长度n呈指数关系,译码的平均计算次数随n,... 详细信息

前言序贯译码是由J·M·Wozencraft在1957年提出的一种概率式译码,他从理论上论证了此种译码方法在无记忆信道上采用时,只要码率R编码系统的约束长度n呈指数关系,译码的平均计算次数随n,呈线性增长。其中R是一个依赖于信道性能的参数,R小于信道容量C。序贯译码一开始就受到了广泛的重视,

关键词：比特纠错能力信道误码卷积码编码器译码方法译码算法计算机译码器解码器模拟实验

来源：评论

学校读者我要写书评

暂无评论

卷积码的概率译码

引用

计算机工程与科学 1988年第2期 49-57页

作者：桑晓峰河海大学机械学院

一、卷积码的基本概念卷积码和分组码的主要区别是:在分组码中,由编码器在一个特定的时间单元产生的一个长度为nbt 的码组只依赖于在该时间单元输入k 个信息比特。而在卷积码中,由编码器在一个单元时间产生的长度为nbt 的码组,不仅依赖... 详细信息

一、卷积码的基本概念卷积码和分组码的主要区别是:在分组码中,由编码器在一个特定的时间单元产生的一个长度为nbt 的码组只依赖于在该时间单元输入k 个信息比特。而在卷积码中,由编码器在一个单元时间产生的长度为nbt 的码组,不仅依赖于一组在该时间单元内的k 个信息比特而且还依赖于前k-1组信息比特,通常k 和n 的值都很小。

关键词：卷积码编码器时间单元码组维特比算法网格图码字汉明距离信息比特分组码块码纠错码码树树(数学)

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：