检索结果-内蒙古大学图书馆

开关电容滤波器可编程时钟设计

引用

计量技术 2007年第4期 15-18页

作者：江健康杨长林韩磊第二炮兵工程学院西安710025 第二炮兵驻7103厂军代室西安710100

根据开关电容滤波器时钟的特性,为了满足实际可编程滤波器设计的需要,本文主要围绕DDS波形发生技术和PLL给出了三种可编程时钟方案,并且扼要的阐述了各方案的基本运作原理和电路配置方法。最后总结了三种方案的优缺点和选用的一般条件。

关键词：可编程时钟开关电容滤波器直接数字频率合成

来源：评论

学校读者我要写书评

暂无评论

多锁相环可编程时钟在机顶盒、数字电视、家庭网关及消费应用中的多种优势

引用

今日电子 2012年第2期 27-28页

作者： Baljit Chandhoke 安森美半导体公司

有几种不同的方案都符合机顶盒（STB）、数字电视、家庭在及消费应用的时钟要求。传统上使用晶体及CMOS晶体振荡器,而如今,多锁相环（Multi-PLL）可编程时钟可以提供又一方案。

关键词：可编程时钟数字电视家庭网关机顶盒锁相环应用消费晶体振荡器

来源：评论

学校读者我要写书评

暂无评论

可以在一分钟内完成设计的可编程时钟Instaclock

引用

电子产品世界 2007年第C期14卷 22-23页

作者：郑赞赛普拉斯半导体高级应用工程师

时钟是当今所有电子设备的基础，对于同步数字系统中的所有数据交换，都有一个控制寄存器的时钟。传统的方案大多使用晶体或晶振为同步系统产生时钟脉冲，而现在的同步设计中，很多设计往往需要多个时钟信号，这些时钟信号频率或相同或... 详细信息

时钟是当今所有电子设备的基础，对于同步数字系统中的所有数据交换，都有一个控制寄存器的时钟。传统的方案大多使用晶体或晶振为同步系统产生时钟脉冲，而现在的同步设计中，很多设计往往需要多个时钟信号，这些时钟信号频率或相同或不同，为了适应这些需求，就产生了时钟Buffer和可编程的时钟，今天我们介绍的就是一种新型的可编程时钟芯片——Instaclock。

关键词：可编程时钟同步设计同步数字系统 Buffer 控制寄存器电子设备数据交换时钟脉冲

来源：评论

学校读者我要写书评

暂无评论

安森美半导体针对网络和消费应用推出抖动性能一流的可编程时钟乘法器

引用

半导体技术 2008年第11期33卷 960-960页

来源：评论

学校读者我要写书评

暂无评论

一种可编程时钟控制的预加重方法

一种可编程时钟控制的预加重方法

引用

作者：吴晓江吴迪吴蒙 215000 江苏省苏州市昆山开发区前进东路科技广场大楼601室

本发明涉及一种可编程时钟控制的预加重方法，用于数字显示接口处发送信号的预加重，在所述数字显示接口的发送器中设置有预加重电路，所述预加重电路包括三组差分对，每组差分对由两个NMOS管组成，三组差分对中的NMOS管的漏极均连接到... 详细信息

标准号: CN115589231A

本发明涉及一种可编程时钟控制的预加重方法，用于数字显示接口处发送信号的预加重，在所述数字显示接口的发送器中设置有预加重电路，所述预加重电路包括三组差分对，每组差分对由两个NMOS管组成，三组差分对中的NMOS管的漏极均连接到输出V_OUTP和V_OUTN上，所述三组差分对中的第一差分对中的两个NMOS管的栅极分别连接到V_IP和V_IN上，第二差分对中的两个NMOS管的栅极分别连接到V_EMRP和V_EMRN上，第三差分对中的两个NMOS管的栅极分别连接到V_EMRP和V_EMRN上。所述三组差分对中的NMOS管的源极连接到对应的一恒定电流源上。本申请能够对输入信号进行处理，实现输出的高频部分幅度增强，用于打开或增大接收器输入端的信号眼图，有效补偿信号在传输过程中的损失，进而降低干扰抖动和误码率，同时本申请所采用的预加重电路结构简单，便于实现，稳定性好，保证了信号传输的完整性。

关键词：预加重电路数字显示接口预加重信号进行处理恒定电流源可编程时钟传输过程发送信号降低干扰信号传输信号眼图有效补偿源极连接接收器输出发送器误码率抖动漏极申请保证

来源：评论

学校读者我要写书评

暂无评论

一种用于对准可编程时钟或选通脉冲的系统和方法

一种用于对准可编程时钟或选通脉冲的系统和方法

引用

作者：陈达兴林舜杰卓振鹏郑誌学陈巧妮马来西亚槟城

本发明涉及一种用于对准可编程时钟或选通脉冲的系统(100或200)。该系统(100或200)包括用于接收可编程时钟或选通脉冲的第一可编程延迟单元(1a)，其特征在于还包括第二可编程延迟单元(1b)，其与第一可编程延迟单元(1a)并联连接且用于接... 详细信息

标准号: CN118199575A

本发明涉及一种用于对准可编程时钟或选通脉冲的系统(100或200)。该系统(100或200)包括用于接收可编程时钟或选通脉冲的第一可编程延迟单元(1a)，其特征在于还包括第二可编程延迟单元(1b)，其与第一可编程延迟单元(1a)并联连接且用于接收可编程时钟或选通脉冲；开关(2)，用于切换两个可编程延迟单元(1a或1b)中的一个以服务可编程时钟或选通脉冲，从而允许另一个可编程延迟单元(1a或1b)调整另一个可编程时钟或选通脉冲；以及控制逻辑组件(3)，用于处理开关(2)的切换，其中在可编程时钟或选通脉冲被调整后，开关(2)换入调整后的可编程时钟或选通脉冲，以服务下游时钟树或选通脉冲路径。本发明还涉及一种用于对准可编程时钟或选通脉冲的方法。

关键词：选通脉冲可编程时钟可编程延迟单元对准控制逻辑组件并联连接下游时钟服务

来源：评论

学校读者我要写书评

暂无评论

可编程时钟乘法器

引用

今日电子 2008年第12期 106-106页

NB3N3020是一款可编程时钟乘法器，这器件在同颗器件上产生低压正射极耦合逻辑（LVPECL）时钟及低压互补金属氧化物半导体（LVCMOS）时钟。这器件含有三个三电平LVCMOS单端选择引脚，设定26种可能时钟频率中的一种，从而为设计人员提供... 详细信息

NB3N3020是一款可编程时钟乘法器，这器件在同颗器件上产生低压正射极耦合逻辑（LVPECL）时钟及低压互补金属氧化物半导体（LVCMOS）时钟。这器件含有三个三电平LVCMOS单端选择引脚，设定26种可能时钟频率中的一种，从而为设计人员提供灵活性，帮助他们满足设计要求，以及采用单颗定制器件替代不同系统中的多个时钟。NB3N3020可编程时钟乘法器拥有8～210MHz的宽输出频率范围。

关键词：可编程时钟乘法器互补金属氧化物半导体设计人员时钟频率频率范围器件三电平

来源：评论

学校读者我要写书评

暂无评论

一种可编程时钟同步逻辑电路、系统及设备

一种可编程时钟同步逻辑电路、系统及设备

引用

作者：孙京航胜满德福岛庆多 410000 湖南省长沙市长沙高新开发区尖山路217号微芯科技园1栋1905

本实用新型公开了一种可编程时钟同步逻辑电路、系统及设备，包括：至少一个同步存储器以及存储预设逻辑真值表的存储空间；所述存储空间设置于所述同步存储器内部；所述同步存储器包括地址输入端、时钟输入端以及数据输出端，所述地址... 详细信息

标准号: CN220894796U

本实用新型公开了一种可编程时钟同步逻辑电路、系统及设备，包括：至少一个同步存储器以及存储预设逻辑真值表的存储空间；所述存储空间设置于所述同步存储器内部；所述同步存储器包括地址输入端、时钟输入端以及数据输出端，所述地址输入端、时钟输入端以及数据输出端分别与所述存储空间相连。本实用新型使用存储器实现逻辑电路功能，有效解决传统触发器的亚稳态以及数据和时钟出现竞争和冒险的问题，且减少电能消耗。

关键词：同步存储器存储空间本实用新型地址输入端时钟输入端数据输出端电能消耗逻辑电路功能同步逻辑电路传统触发器可编程时钟系统及设备存储器有效解决亚稳态真值表预设存储

来源：评论

学校读者我要写书评

暂无评论

一种以太网生成可编程时钟的方法

一种以太网生成可编程时钟的方法

引用

作者：张吉锋谢雪辉李川曹叶 200120 上海市浦东新区中国(上海)自由贸易试验区郭守敬路351号2号楼660-12室

本发明公开了一种以太网生成可编程时钟的方法、系统、介质及终端，所述方法包括：根据用户需要设置硬件环境，IP地址和时钟芯片信号；通过I2C协议控制时钟芯片控制并生成多个参数，收集时钟生成参数，并连接计算机的以太网向外部发出... 详细信息

标准号: CN111049609A

本发明公开了一种以太网生成可编程时钟的方法、系统、介质及终端，所述方法包括：根据用户需要设置硬件环境，IP地址和时钟芯片信号；通过I2C协议控制时钟芯片控制并生成多个参数，收集时钟生成参数，并连接计算机的以太网向外部发出；外部硬件解析以太网发出的参数，并转换为I2C指令后发往多个时钟芯片；时钟芯片接收I2C指令之后，生成指定的时钟输出，操作简单，可以帮助用户很方便地验证，调试IC设计的逻辑正确性，以及调整运行期芯片的速度性能参数，能有效的解决背景技术提出的问题。

关键词：时钟芯片以太网指令可编程时钟逻辑正确性控制时钟时钟生成时钟输出外部硬件芯片控制性能参数硬件环境用户需要运行期解析调试芯片验证终端转换计算机外部帮助

来源：评论

学校读者我要写书评

暂无评论

高速可编程时钟分频器

高速可编程时钟分频器

引用

作者： N·阿格拉瓦尔 S·穆罕默德李哲圭美国加利福尼亚州

用于以可编程分频比(N)对输入时钟信号(CLKin)进行分频的系统和方法可以产生输出时钟信号(CLKdiv)，其中从输入时钟信号到输出时钟信号的延迟独立于分频比(N)的值，并且输出时钟信号的占空比为50％，这个50％的占空比独立于分频比的值... 详细信息

标准号: CN108028656B

用于以可编程分频比(N)对输入时钟信号(CLKin)进行分频的系统和方法可以产生输出时钟信号(CLKdiv)，其中从输入时钟信号到输出时钟信号的延迟独立于分频比(N)的值，并且输出时钟信号的占空比为50％，这个50％的占空比独立于分频比的值。示例可编程时钟分频器(45)包括产生对分频比的模进行计数的计数信号(Count)的模N计数器(220)、以及产生公共半速率时钟信号(HRCLKcom)、偶数半速率时钟信号(HRCLKeven)和奇数半速率时钟信号(HRCLKodd)的半速率时钟信号发生器(230)，这些半速率时钟信号以输出时钟信号的速率的一半(CLKdiv的1/2)进行反转。公共半速率时钟信号、偶数半速率时钟信号和奇数半速率时钟信号被组合以产生输出时钟信号。

关键词：速率时钟信号输出时钟信号分频比输入时钟占空比可编程时钟计数器计数信号发生器分频器可编程反转分频延迟

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：