检索结果-内蒙古大学图书馆

作者： R·帕洛夫斯基 B·克里西那莫西 V·凯夫 J·M·霍华德 A·莫尔 J·B·弗莱曼美国加利福尼亚州

所公开的实施例涉及具有可配置高速缓存子域和跨管芯存储器一致性的系统。在一个示例中，系统包括R个机架，每个机架容纳N个节点，每个节点包括D个管芯，每个管芯包含C个核并且包含管芯阴影标签，每个核包括P个流水线并且包括核阴影标... 详细信息

标准号: CN112148635A

所公开的实施例涉及具有可配置高速缓存子域和跨管芯存储器一致性的系统。在一个示例中，系统包括R个机架，每个机架容纳N个节点，每个节点包括D个管芯，每个管芯包含C个核并且包含管芯阴影标签，每个核包括P个流水线并且包括核阴影标签，每个流水线与数据高速缓存和数据高速缓存标签以及X个一致性域中的一个相关联并且是不一致的或一致的，其中，每个流水线当需要读取高速缓存行时，向其相关联的数据高速缓存发出读取请求，随后，如果需要，则向其相关联的核级高速缓存发出读取请求，随后，如果需要，则向其相关联的管芯级高速缓存发出读取请求，随后，如果需要，则向被映射以保存该高速缓存行的目标管芯发出无高速缓存远程读取请求。

关键词：高速缓存管芯数据高速缓存读取请求关联流水线标签读取存储器一致性阴影高速缓存行一致性域远程读取不一致管芯级可配置目标管核级映射子域容纳保存

来源：评论

学校读者我要写书评

暂无评论

基于混合存储器立方体系统互连目录的高速缓冲存储器一致性方法

基于混合存储器立方体系统互连目录的高速缓冲存储器一致性方法

引用

作者：约翰·莱德尔理查德·C·墨菲美国爱达荷州

一种系统包含多个主机处理器及经配置为用于所述主机处理器的分布式共享存储器的多个混合存储器立方体HMC装置。HMC装置包含：多个集成电路存储器裸片，其包含布置于第二存储器裸片的顶部上的至少第一存储器裸片，且所述存储器裸片的存... 详细信息

标准号: CN106462501B

一种系统包含多个主机处理器及经配置为用于所述主机处理器的分布式共享存储器的多个混合存储器立方体HMC装置。HMC装置包含：多个集成电路存储器裸片，其包含布置于第二存储器裸片的顶部上的至少第一存储器裸片，且所述存储器裸片的存储器的至少一部分经映射以包含存储器一致性目录的至少一部分；及逻辑库裸片，其包含：至少一个存储器控制器，其经配置以管理至少一个第二装置对所述多个存储器裸片的存储器的三维3D存取；及逻辑电路，其经配置以针对存储于所述多个存储器裸片的所述存储器中的数据而实施存储器一致性协议。

关键词：存储器裸片存储器存储器一致性裸片配置集成电路存储器裸片分布式共享存储器存储器控制器第二存储器混合存储器主机处理器第二装置多个主机逻辑库处理器映射存取三维存储管理

来源：评论

学校读者我要写书评

暂无评论

用于可配置空间加速器存储器一致性的装置、方法和系统

用于可配置空间加速器存储器一致性的装置、方法和系统

引用

作者：克尔米·E·弗莱明小西蒙·C·史迪力 K·D·格洛索普美国加利福尼亚州

本申请公开了用于可配置空间加速器存储器一致性的装置、方法和系统。描述了涉及加速器中的一致性的方法和装置。在一个实施例中，由第一网络将请求地址文件(RAF)电路耦合至空间阵列，由第二网络将存储器耦合至RAF电路，RAF电路用于：... 详细信息

标准号: CN109992306A

本申请公开了用于可配置空间加速器存储器一致性的装置、方法和系统。描述了涉及加速器中的一致性的方法和装置。在一个实施例中，由第一网络将请求地址文件(RAF)电路耦合至空间阵列，由第二网络将存储器耦合至RAF电路，RAF电路用于：不将标记有对先前请求的程序顺序依赖性的对存储器的请求发布到第二网络中，直到接收到由另一个RAF电路在对存储器的该先前请求完成时生成的第一令牌，并且第二RAF电路用于：不将标记有对第一请求的程序顺序依赖性的对存储器的第二请求发布到第二网络中，直到当自从第一RAF电路将第一请求发布到第二网络中以来已经消逝预定的时间段时接收到由第一RAF电路发送的第二令牌。

关键词：电路存储器请求发布令牌顺序依赖性网络加速器存储器一致性存储器耦合方法和装置电路耦合空间阵列请求地址可配置时间段完成时发送申请

来源：评论

学校读者我要写书评

暂无评论

基于混合存储器立方体系统互连目录的高速缓冲存储器一致性方法

基于混合存储器立方体系统互连目录的高速缓冲存储器一致性方法

引用

作者：约翰·莱德尔理查德·C·墨菲美国爱达荷州

标准号: CN106462501A

来源：评论

学校读者我要写书评

暂无评论

是德科技推出业界首款存储器一致性测试解决方案

引用

电子测量与仪器学报 2015年第9期29卷 1397-1397页

软件可以帮助工程师使用逻辑分析仪调试协议与时序违规是德科技公司（NYSE：KEYS）日前宣布推出B4661A存储器分析软件——一款全新的软件包,可与是德科技逻辑分析仪搭配使用。在DDR4、LPDDR4总线速度发生变化时,Keysight B4661A存储器... 详细信息

软件可以帮助工程师使用逻辑分析仪调试协议与时序违规是德科技公司（NYSE：KEYS）日前宣布推出B4661A存储器分析软件——一款全新的软件包,可与是德科技逻辑分析仪搭配使用。在DDR4、LPDDR4总线速度发生变化时,Keysight B4661A存储器分析软件提供业内独有的功能及一致性违规测试能力。

关键词：存储器一致性逻辑分析仪测试解决方案首款彩色化测试能力读写速度存储系统一致性测试选件

来源：评论

学校读者我要写书评

暂无评论

是德科技推出业界首款存储器一致性测试解决方案软件可以帮助工程师使用逻辑分析仪调试协议与时序违规

引用

电子测量与仪器学报 2015年第8期29卷 1129-1129页

是德科技公司日前宣布推出B4661A存储器分析软件,一款全新的软件包,可与是德科技逻辑分析仪搭配使用。在DDR4、LPDDR4总线速度发生变化时,Keysight B4661A存储器分析软件提供业内独有的功能及一致性违规测试能力。

关键词：逻辑分析仪存储器一致性测试解决方案选件首款性能分析测试能力彩色化数据捕获列地址

来源：评论

学校读者我要写书评

暂无评论

是德科技推出存储器一致性测试解决方案

引用

电子测量技术 2015年第8期38卷 148-148页

软件可以帮助工程师使用逻辑分析仪调试协议与时序违规2015年8月20日,是德科技公司（NYSE：KEYS）宣布推出B4661A存储器分析软件,一款全新的软件包,可与是德科技逻辑分析仪搭配使用。在DDR4、LPDDR4总线速度发生变化时,Keysight B4661A... 详细信息

软件可以帮助工程师使用逻辑分析仪调试协议与时序违规2015年8月20日,是德科技公司（NYSE：KEYS）宣布推出B4661A存储器分析软件,一款全新的软件包,可与是德科技逻辑分析仪搭配使用。在DDR4、LPDDR4总线速度发生变化时,Keysight B4661A存储器分析软件提供业内独有的功能及一致性违规测试能力。

关键词：存储器一致性逻辑分析仪测试解决方案选件测试能力性能分析彩色化技术峰会数据捕获旧金山市

来源：评论

学校读者我要写书评

暂无评论

用于在使用共享存储器资源的存储器一致性模型中的乱序加载的基于锁的和基于同步的方法

用于在使用共享存储器资源的存储器一致性模型中的乱序加载的基于...

引用

作者： M·阿布达拉美国加利福尼亚州

在处理器中，一种用于在使用共享存储器资源的存储器一致性模型中的乱序加载的基于锁的方法。该方法包括：实现能够由多个核心访问的存储器资源；以及实现访问掩码，该访问掩码通过跟踪高速缓存的哪些字经由加载被访问来运行，其中高速... 详细信息

标准号: CN104583942A

在处理器中，一种用于在使用共享存储器资源的存储器一致性模型中的乱序加载的基于锁的方法。该方法包括：实现能够由多个核心访问的存储器资源；以及实现访问掩码，该访问掩码通过跟踪高速缓存的哪些字经由加载被访问来运行，其中高速缓存线包括存储器资源，其中乱序加载在访问高速缓存线的字时设置访问掩码内的掩码位，并且其中掩码位阻止从多个核心的来自其他加载的访问。该方法还包括：在执行从多个核心到高速缓存线的后续存储时检查访问掩码；以及当到高速缓存线的部分的后续存储在访问掩码中见到来自加载的在先标记时引发缺失预测，其中后续存储将通过使用跟踪符寄存器和线程ID寄存器来用信号发送对应于该加载的加载队列条目。

关键词：加载掩码高速缓存线访问存储器资源存储寄存器掩码位后续乱序存储器一致性高速缓存加载队列使用共享信号发送被访问线程ID 处理器一种条目对应阻止跟踪预测设置运行检查执行

来源：评论

学校读者我要写书评

暂无评论

具有组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量方法和系统

具有组成按序从存储器进行读取的加载的存储器一致性模型中的乱序...

引用

作者： M·阿布达拉美国加利福尼亚州

在处理器中，一种用于使用具有在组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量的方法。该方法包括：实现能够由多个核心访问的存储器资源；实现访问掩码，该访问掩码通过跟踪高速缓存的哪些字具有待决加载来... 详细信息

标准号: CN104583936A

在处理器中，一种用于使用具有在组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量的方法。该方法包括：实现能够由多个核心访问的存储器资源；实现访问掩码，该访问掩码通过跟踪高速缓存的哪些字具有待决加载来运行，其中高速缓存线包括存储器资源，其中乱序加载在访问高速缓存线的字时设置访问掩码内的掩码位，并且在该乱序加载退出时清除掩码位。该方法还包括：在执行从多个核心到高速缓存线的后续存储时检查访问掩码；以及当到高速缓存线的部分的后续存储在访问掩码中见到来自加载的在先标记时引发缺失预测，其中后续存储将通过使用跟踪符寄存器来用信号发送对应于该加载的加载队列条目。

关键词：加载掩码高速缓存线访问乱序存储器资源存储掩码位后续存储器一致性读取高速缓存加载队列信号发送存储器寄存器信号量处理器按序一种条目对应跟踪清除设置退出预测运行检查执行组成进行

来源：评论

学校读者我要写书评

暂无评论

对池化存储器的软件定义的一致性高速缓存

对池化存储器的软件定义的一致性高速缓存

引用

作者： F·甘博纳特 K·库马尔 A·巴赫姆斯基卢中延 T·维尔哈姆美国加利福尼亚

用于池化存储器的软件定义的一致高速缓存的方法和装置。池化存储器在具有解聚架构的环境中实现，其中计算资源(例如计算平台)经由网络或结构连接到解聚存储器。软件定义的高速缓存策略在处理器SoC或分立设备(例如网络接口控制器(NIC))... 详细信息

标准号: CN114461544A

用于池化存储器的软件定义的一致高速缓存的方法和装置。池化存储器在具有解聚架构的环境中实现，其中计算资源(例如计算平台)经由网络或结构连接到解聚存储器。软件定义的高速缓存策略在处理器SoC或分立设备(例如网络接口控制器(NIC))中的硬件中通过SoC或分立设备上的FPGA或加速器中的编程逻辑实现。编程逻辑被配置为在硬件中实现软件定义的高速缓存策略，以在为解聚存储器中的软件应用分配的地址空间的至少一部分的相关联的DM高速缓存中实现解聚存储器(DM)高速缓存。与DM高速缓存操作相关，例如从CPU逐出高速缓存行，在硬件中实现的逻辑确定是否要逐出DM高速缓存中的高速缓存行，并实现针对DM高速缓存的软件定义的高速缓存策略，包括相关联的存储器一致性操作。

关键词：高速缓存存储器解聚高速缓存策略高速缓存行编程逻辑分立设备池化逐出网络接口控制器存储器一致性方法和装置关联地址空间计算平台计算资源结构连接软件应用实现软件加速器处理器架构分配配置网络

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：