检索结果-内蒙古大学图书馆

作者：乔宏波 230088 安徽省合肥市中国(安徽)自由贸易试验区高新区创新大道2800号创新产业园二期F1-2101

本发明公开了一种提高MCU总线效率及数据传输安全性的方法，1.包括：上位机编译器编译生成特定功能的指令、MCU根据指令执行对应的功能操作如下：步骤1：编译器生成预设指令；步骤2：MCU根据预设指令读取源寄存器对应地址的原数据A；步... 详细信息

标准号: CN114896642A

本发明公开了一种提高MCU总线效率及数据传输安全性的方法，1.包括：上位机编译器编译生成特定功能的指令、MCU根据指令执行对应的功能操作如下：步骤1：编译器生成预设指令；步骤2：MCU根据预设指令读取源寄存器对应地址的原数据A；步骤3：MCU根据预设指令将原数据A修改为期望数据B。本发明的读取存储器对应地址的原数据A到内部数据寄存器；根据读入的指令对原数据A进行数据处理得到数据B；计算数据B的CRC校验值C1；将数据B连同计算得到的CRC校验值C1发送到接收方的目标地址中。接收方可对接收到的数据再次进行CRC校验，若CRC校验值一致则本次指令执行成功；若校验值不一致则说明数据在传输或存储的过程中出错，将进行数据重传。

关键词：原数据预设指令指令执行内部数据寄存器数据传输安全性指令编译器编译读取存储器功能操作计算数据目标地址期望数据数据重传说明数据总线效率数据处理校验编译器不一致读取源寄存器接收方上位机读入出错存储传输成功

来源：评论

学校读者我要写书评

暂无评论

提升总线效率的管路式SDRAM存储器控制器与控制方法

提升总线效率的管路式SDRAM存储器控制器与控制方法

引用

作者：黄勃为李明宪张惠能陈昭宇朱遂昕中国台湾

本发明提出一种提升总线效率的管路式SDRAM存储器控制器与控制方法。所有的存储器指令，根据是否与资料有关，分成背景指令和前景指令。当所指向的背景指令或前景指令符合所有需求限制时，控制器在最快时间发出指令给DRAM总线。背景伫... 详细信息

标准号: CN1181433C

本发明提出一种提升总线效率的管路式SDRAM存储器控制器与控制方法。所有的存储器指令，根据是否与资料有关，分成背景指令和前景指令。当所指向的背景指令或前景指令符合所有需求限制时，控制器在最快时间发出指令给DRAM总线。背景伫列和前景伫列有限状态机(FSM)控制器除了总线被占据和受次序管理限制之外均独立工作。换句话说，背景指令和前景指令以管路式或重迭方式工作，来得到最佳的总线使用效率。

关键词：背景指令前景指令总线控制器存储器控制器存储器指令有限状态机独立工作需求限制总线效率指令管理

来源：评论

学校读者我要写书评

暂无评论

提高视频解码器中SDRAM总线效率的方法

提高视频解码器中SDRAM总线效率的方法

引用

作者：庞智博李炳博黄晓伟 310012 浙江省杭州市西湖区华星路99号东软创业大厦5A

本发明涉及一种视频解码器中提高SDRAM总线效率的方法。本发明首先采用一种新的存储结构把视频数据以行为单位交替存储在SDRAM不同的组中，然后按照一种新的访问顺序交替访问图像各行，这样无论解码器向SDRAM请求读取参考数据还是解码... 详细信息

标准号: CN100444636C

本发明涉及一种视频解码器中提高SDRAM总线效率的方法。本发明首先采用一种新的存储结构把视频数据以行为单位交替存储在SDRAM不同的组中，然后按照一种新的访问顺序交替访问图像各行，这样无论解码器向SDRAM请求读取参考数据还是解码后的数据写回SDRAM，无论一次访问几行数据，无论逐行还是隔行，访问SDRAM的顺序都是不同的组交替，可以实现SDRAM的乒乓操作，大大提高了总线的效率。

关键词：视频解码器解码器参考数据存储结构访问顺序访问图像乒乓操作视频数据行为单位总线效率解码总线存储

来源：评论

学校读者我要写书评

暂无评论

具有网络高总线效率的存储设备、其操作方法及存储系统

具有网络高总线效率的存储设备、其操作方法及存储系统

引用

作者：李东阳李在鎣李桢培韩国京畿道

提供一种具有网络高总线效率的存储设备，一种该存储设备的操作方法以及一种包括上述存储设备的存储系统。该存储设备包括存储体、编程寄存器和控制器。每个存储体具有以行列矩阵形式排列的多个存储单元。在写操作中，该编程寄存器存储... 详细信息

标准号: CN100422908C

提供一种具有网络高总线效率的存储设备，一种该存储设备的操作方法以及一种包括上述存储设备的存储系统。该存储设备包括存储体、编程寄存器和控制器。每个存储体具有以行列矩阵形式排列的多个存储单元。在写操作中，该编程寄存器存储同步写信息，该同步写信息有关有多少其中存储数据的存储体。在读操作中，该控制器响应于同步写信息选择一个受写操作控制的存储体来在选择的存储体中读出存储单元数据。

关键词：存储体存储设备编程寄存器控制器写操作存储单元数据行列矩阵形式存储单元存储数据存储系统信息选择总线效率存储排列响应网络

来源：评论

学校读者我要写书评

暂无评论

一种提高MCU总线效率的方法、智能终端、存储介质及芯片

一种提高MCU总线效率的方法、智能终端、存储介质及芯片

引用

作者：杨力王翔刘吉平 518000 广东省深圳市龙岗区平湖街道禾花社区平吉大道北159号恒路E时代大厦2201

本发明所提供的一种提高MCU总线效率的方法、智能终端、存储介质及芯片，包括：系统寄存器获取预设指令，并根据所述预设指令执行操作如下：读取目标寄存器中的第一数值；将所述第一数值修改为第二数值；将所述第二数值写入所述目标寄... 详细信息

标准号: CN110609705A

本发明所提供的一种提高MCU总线效率的方法、智能终端、存储介质及芯片，包括：系统寄存器获取预设指令，并根据所述预设指令执行操作如下：读取目标寄存器中的第一数值；将所述第一数值修改为第二数值；将所述第二数值写入所述目标寄存器。本发明通过设置预设指令，处理器获取预设指令，根据预设指令读取目标寄存器中的第一数值，并将所述第一数值载入系统寄存器中进行修改，修改成第二数值，再将修改之后的数值写回到目标寄存器中。本发明实现“读‑修改‑写”的过程只需要获取一次预设指令就可以实现，并不需要多次获取指令，因此，节省了多次获取指令所产生的时间间隔，提高了MCU总线的执行效率。

关键词：预设指令目标寄存器系统寄存器读取目标获取指令寄存器存储介质数值修改智能终端总线效率总线处理器次预写入载入芯片指令

来源：评论

学校读者我要写书评

暂无评论

一种提高MCU总线效率的方法、智能终端、存储介质及芯片

一种提高MCU总线效率的方法、智能终端、存储介质及芯片

引用

作者：杨力王翔刘吉平 518000 广东省深圳市龙岗区平湖街道禾花社区平吉大道北159号恒路E时代大厦2201

标准号: CN110609705B

关键词：预设指令目标寄存器系统寄存器读取目标获取指令寄存器存储介质数值修改智能终端总线效率总线处理器次预写入载入芯片指令

来源：评论

学校读者我要写书评

暂无评论

现场总线的速度和效率

引用

仪器仪表标准化与计量 2005年第6期 24-25页

作者：王京群北京航天航空大学电子信息工程学院北京市100083

本文就现场总线的速度和现场总线的效率问题进行了讨论,并导出了评价现场总线效率的计算方法。在构成应用系统的现场总线选型中,应用这一计算方法,进行现场总线效率的评价是很重要的。

关键词：现场总线总线速度总线效率

来源：评论

学校读者我要写书评

暂无评论

1553B总线负载率预测与效率计算

引用

中国电子商情·通信市场 2013年第6期 123-126页

作者：张杨徐宏伟黎玉刚吴超中国兵器工业第203研究所西安710065

以1553B总线协议为基础,分别介绍了预测1553B总线负载率的快捷方法和总线效率的计算方法,通过这种预测方法计算得到的总线负载率准确性较高.然后通过总线效率的计算结果验证了1553B总线协议的高效性.最后,由总线负载率和总线效率的计算... 详细信息

以1553B总线协议为基础,分别介绍了预测1553B总线负载率的快捷方法和总线效率的计算方法,通过这种预测方法计算得到的总线负载率准确性较高.然后通过总线效率的计算结果验证了1553B总线协议的高效性.最后,由总线负载率和总线效率的计算公式我们推导了两者之间的关系,表明了两者的无关性.在1553B总线系统设计之初便可以通过此预测方法对系统的总线负载率进行预测,保证了1553B总线系统设计的可行性和可靠性.

关键词： 1553B总线总线负载率总线效率

来源：评论

学校读者我要写书评

暂无评论

机载1394总线技术分析

引用

航空计算技术 2018年第5期48卷 207-210页

作者：王绮卉田泽赵彬航空工业西安航空计算技术研究所陕西西安710068 集成电路与微系统设计航空科技重点实验室陕西西安710068

机载1394总线采用基于IEEE-1394B协议的SAE AS5643标准,其系统灵活度、总线带宽以及可扩展性等多方面都远胜于传统机载总线。结合机载系统特性研究了带环的多余度拓扑和单余度拓扑能够提供的安全保障手段以及降级处置方法,从通信协议基... 详细信息

机载1394总线采用基于IEEE-1394B协议的SAE AS5643标准,其系统灵活度、总线带宽以及可扩展性等多方面都远胜于传统机载总线。结合机载系统特性研究了带环的多余度拓扑和单余度拓扑能够提供的安全保障手段以及降级处置方法,从通信协议基本原理入手,逐步分析工作过程,明确了机载1394总线为提升系统稳定性、数据确定性对标准协议所进行的优化和约束。分析总线特点得出限制总线带宽的主要参数,提出一种速算总线效率的方法,并给出改善总线效率的建议。

关键词： AS5643 拓扑结构公平仲裁总线效率

来源：评论

学校读者我要写书评

暂无评论

基于AHB总线的高性能SRAM控制器设计

引用

集成电路应用 2020年第5期37卷 22-25页

作者：霍冠廷刘清源王良清金玉丰北京大学深圳研究生院广东518000 澳门科技大学澳门999078 国微技术有限公司广东518000

分析表明,AHB总线是一种专为高性能同步传输设计的总线,直接连接CPU、片上内存、DMA和外部内存接口。AHB协议规定的时序与RAM时序存在差异,导致当AHB发出写操作后立即发出读操作时,SRAM无法对在当前周期对这一读操作进行处理,需要至少... 详细信息

分析表明,AHB总线是一种专为高性能同步传输设计的总线,直接连接CPU、片上内存、DMA和外部内存接口。AHB协议规定的时序与RAM时序存在差异,导致当AHB发出写操作后立即发出读操作时,SRAM无法对在当前周期对这一读操作进行处理,需要至少插入一个时钟周期的以等待地址线被释放。这一等待导致总线效率降低,无法在一个周期发起一次操作。针对以上问题对基于AHB协议的同步RAM接口进行设计,通过调整读写顺序以实现乱序操作来消除等待周期,并对优化后的模块进行充分验证及性能测试。经模块仿真及测试,提出的方法能够有效提高AHB总线访问SRAM的效率,具备较高的工程应用价值。

关键词：集成电路设计 AHB 总线 SRAM 总线效率乱序操作

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：