检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

32 篇 专利

馆藏范围

32 篇 电子文献
0 种 纸本馆藏

日期分布

机构

4 篇 上海兆芯集成电路...
3 篇 威盛电子股份有限...
3 篇 英特尔公司
2 篇 北京紫光青藤微系...
2 篇 中国科学院苏州生...
2 篇 包头市稀宝博为医...
2 篇 北京纳米维景科技...
2 篇 电子科技大学
2 篇 浙江大学
1 篇 深圳市越疆科技有...
1 篇 深圳市豪恩安全科...
1 篇 中兴通讯股份有限...
1 篇 深圳市视鑫数码有...
1 篇 惠普开发有限公司
1 篇 西安翔腾微电子科...
1 篇 鸿富锦精密工业有...
1 篇 上海艾为电子技术...
1 篇 皇家菲利浦电子有...
1 篇 高通股份有限公司
1 篇 鸿海精密工业股份...

作者

4 篇 惠志强
4 篇 董云星
4 篇 钟凌燕
2 篇 刘敏
2 篇 周哲
2 篇 朱海龙
2 篇 戴碧华
2 篇 张洋
2 篇 郑辉
2 篇 迈特·康明斯
2 篇 潘力
2 篇 连建宇
2 篇 董月芳
2 篇 张翀
2 篇 付威威
2 篇 黄金煌
2 篇 李松璠
2 篇 罗小华
2 篇 郭庆良
2 篇 鲁力

语言

32 篇 中文

检索条件"主题词=总线时钟信号"

共 32 条记录，以下是21-30 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

计算机时钟电路

计算机时钟电路

引用

作者：胡可友 518109 广东省深圳市宝安区龙华镇油松第十工业区东环二路2号

一种计算机时钟电路，包括第一、第二PLL、第一、第二分频器及时钟寄存器，第一PLL输出与外部时钟信号相位一致的脉冲信号，第一分频器对该脉冲信号进行分频，以输出CPU时钟信号给CPU；第一分频器将CPU时钟信号的频率反馈至第一PLL，CP... 详细信息

标准号: CN101877586A

一种计算机时钟电路，包括第一、第二PLL、第一、第二分频器及时钟寄存器，第一PLL输出与外部时钟信号相位一致的脉冲信号，第一分频器对该脉冲信号进行分频，以输出CPU时钟信号给CPU；第一分频器将CPU时钟信号的频率反馈至第一PLL，CPU将其工作频率反馈至时钟寄存器，第一PLL通过比较CPU的工作频率与与CPU时钟信号的频率以调整脉冲信号的频率使CPU时钟信号的频率与CPU的工作频率保持一致；第二分频器输出一总线时钟信号，第二PLL、第二分频器及时钟寄存器调整总线时钟信号使其与数据总线的工作频率保持一致，原理与调整CPU时钟信号的原理相同。所述计算机时钟电路保证所述计算机的显卡芯片稳定工作。

关键词：时钟信号分频器工作频率脉冲信号总线时钟信号计算机时钟寄存器电路外部时钟信号时钟寄存器频率反馈数据总线稳定工作显卡芯片反馈计算机

来源：评论

学校读者我要写书评

暂无评论

一种在线从机查询、应答方法及装置、总线系统

一种在线从机查询、应答方法及装置、总线系统

引用

作者：喻光谋白征志梁少全吴后建 518106 广东省深圳市光明新区公常路(圳美村)安防制造(中国)工业园4、5栋

本发明适用于数据通信领域，提供了一种在线从机查询、应答方法及装置、总线系统，所述方法包括下述步骤：在线从机在收到主机查询命令后，开始计算总线时钟信号脉冲数；当所述总线时钟信号脉冲数与所述在线从机地址相符时，所述在线从... 详细信息

标准号: CN102088383A

本发明适用于数据通信领域，提供了一种在线从机查询、应答方法及装置、总线系统，所述方法包括下述步骤：在线从机在收到主机查询命令后，开始计算总线时钟信号脉冲数；当所述总线时钟信号脉冲数与所述在线从机地址相符时，所述在线从机将数据总线拉低一个总线时钟信号周期后释放；主机通过检测所述数据总线得知从机的在线情况。本发明中，挂接在总线上的在线从机通过拉低数据总线并释放，告知主机其在线状态，主机通过依次检测总线数据信号每个时钟信号周期内的电平高低，即可得知挂接在总线上的所有从机的在线状态，在通信速度不高、通信数据量不大的前提下，即使是总线从机数量增加，也能够保持很好的通信状况。

关键词：总线时钟信号主机数据总线总线在线状态脉冲时钟信号周期数据通信领域总线数据信号查询命令通信数据通信速度通信状况在线情况总线系统检测应答

来源：评论

学校读者我要写书评

暂无评论

一种自定义总线及其实现方法

一种自定义总线及其实现方法

引用

作者：侯晓萍刘景顺迈特·康明斯王义槐刘培植连建宇 014030 内蒙古自治区包头市稀土高新区稀土产业应用园区

本发明涉及一种自定义总线及其实现方法，其包括以下步骤：设置一包括背板、主板、发射板和若干接收板的总线，在主板中设置主控单元、第一可编程逻辑器件、第一单片机和晶体振荡器，在发射板中设置第二编程逻辑器件和第二单片机，在接... 详细信息

标准号: CN103617145A

本发明涉及一种自定义总线及其实现方法，其包括以下步骤：设置一包括背板、主板、发射板和若干接收板的总线，在主板中设置主控单元、第一可编程逻辑器件、第一单片机和晶体振荡器，在发射板中设置第二编程逻辑器件和第二单片机，在接收板中设置第三编程逻辑器件和第三单片机，第一编程逻辑器件与第二编程逻辑器件之间以及第一编程逻辑器件与第三编程逻辑器件之间均设置高速总线，用于传输实时控制数据、复位信号、握手信号、预留信号、总线时钟信号和传输同步时钟信号；第一单片机与第二单片机之间以及第一单片机与第三单片机之间设置低速总线，用于传输初始化信号或随机检测信号。本发明可以广泛应用于磁共振谱仪系统中。

关键词：单片机编程逻辑器件发射板接收板总线主板可编程逻辑器件实时控制数据同步时钟信号总线时钟信号磁共振谱仪晶体振荡器定义总线复位信号高速总线随机检测主控单元初始化背板握手

来源：评论

学校读者我要写书评

暂无评论

微处理机2倍核单元设计

微处理机2倍核单元设计

引用

作者： J·W·康纳利 R·R·比特勒美国加利福尼亚州

一微处理机能有选择地以总线的速度，或者以数倍总线的速度操作。此微处理机包含有一锁相回路，以产生微处理机内部操作用的时钟信号和总线上传送数据操作用的总线时钟信号。本发明使得微处理机磁心能以与地址/数据总线相同的频率或者... 详细信息

标准号: CN1130646C

一微处理机能有选择地以总线的速度，或者以数倍总线的速度操作。此微处理机包含有一锁相回路，以产生微处理机内部操作用的时钟信号和总线上传送数据操作用的总线时钟信号。本发明使得微处理机磁心能以与地址/数据总线相同的频率或者为其二倍的频率运行。

关键词：微处理机总线总线时钟信号传送数据时钟信号数据总线锁相回路有选择地磁心内部

来源：评论

学校读者我要写书评

暂无评论

用于将数据驱动到总线上的系统

用于将数据驱动到总线上的系统

引用

作者： B·J·阿尔诺德 N·A·米彻尔美国德克萨斯州

公开了用于将数据驱动到总线(80)上的系统(10、98)和方法。系统(10、98)的一个实施例可包括：总线时钟信号，其是控制与在数据总线(80)上传输数据相关联的定时的系统时钟信号的拷贝；数据时钟信号，其设计为超前于系统时钟信号部分时钟... 详细信息

标准号: CN100557590C

公开了用于将数据驱动到总线(80)上的系统(10、98)和方法。系统(10、98)的一个实施例可包括：总线时钟信号，其是控制与在数据总线(80)上传输数据相关联的定时的系统时钟信号的拷贝；数据时钟信号，其设计为超前于系统时钟信号部分时钟周期，以在总线时钟信号之前将数据驱动到数据总线(80)上；输出锁存器件(14、30)，响应于数据时钟信号的边沿将数据驱动到数据总线(80)上；以及偏斜校正器(18)，其在数据时钟信号滞后于总线时钟信号的情况下减轻数据到数据总线(80)上的竞争。

关键词：数据总线数据时钟信号总线时钟信号数据驱动系统时钟信号传输数据时钟周期锁存器件总线校正器拷贝偏斜关联响应竞争

来源：评论

学校读者我要写书评

暂无评论

与外围设备同步的电子系统

与外围设备同步的电子系统

引用

作者：惠志强钟凌燕董云星 201203 上海市浦东新区张江高科技园区金科路2537号301室

本发明公开一种与外围设备同步的电子系统，包括具有一总线时钟信号发生器以及一数据寄存器的一主机、以及一相位移控制信号设定模块。总线时钟信号发生器是基于主机端时钟信号输出一总线时钟信号交由总线供应外围设备作外围设备输出数... 详细信息

标准号: CN104391817A

本发明公开一种与外围设备同步的电子系统，包括具有一总线时钟信号发生器以及一数据寄存器的一主机、以及一相位移控制信号设定模块。总线时钟信号发生器是基于主机端时钟信号输出一总线时钟信号交由总线供应外围设备作外围设备输出数据的依据。基于该主机端时钟信号所读取的来自于外围设备的数据则是由该数据寄存器暂存。该总线时钟信号发生器依据主机端时钟信号与基于主机端时钟信号所读取的来自于外围设备的数据的不同步相位调整该总线时钟信号，使该数据寄存器所暂存的数据准确。该相位移控制信号设定模块是用于产生相位移控制信号供该总线时钟信号发生器调整该总线时钟信号。

关键词：总线时钟信号外围设备时钟信号发生器主机端数据寄存器控制信号相位移位移控制信号电子系统输出数据同步相位总线一相主机

来源：评论

学校读者我要写书评

暂无评论

一种片上系统的总线时钟频率动态切换装置

一种片上系统的总线时钟频率动态切换装置

引用

作者：戴碧华罗小华 310058 浙江省杭州市西湖区余杭塘路866号

本发明涉及片上系统芯片的一种总线时钟控制装置，主要用于保证总线时钟频率动态切换操作不影响总线传输的正确性，尤其涉及一种片上系统的总线时钟频率动态切换装置。它包括时钟控制电路、自举主设备和总线三个组成部分。时钟控制电路... 详细信息

标准号: CN110008171A

本发明涉及片上系统芯片的一种总线时钟控制装置，主要用于保证总线时钟频率动态切换操作不影响总线传输的正确性，尤其涉及一种片上系统的总线时钟频率动态切换装置。它包括时钟控制电路、自举主设备和总线三个组成部分。时钟控制电路负责发送请求信号A，控制总线时钟信号的频率切换并向总线提供时钟信号；自举主设备负责发送应答信号B，可通过总线协议发起总线传输请求；总线在总线时钟信号的控制下工作，可响应自举主设备发出的总线传输请求。本发明装置的有益效果是：总线时钟频率动态切换过程保证总线传输的正确性和完整性；总线时钟频率动态切换装置完全采用硬件实现，不会增加软件开销，降低了对系统性能的影响。

关键词：总线时钟频率总线传输总线主设备自举动态切换装置时钟控制电路动态切换时钟信号片上系统芯片总线时钟信号发送请求控制装置控制总线片上系统频率切换软件开销系统性能应答信号影响总线硬件实现总线时钟总线协议发送保证传输响应

来源：评论

学校读者我要写书评

暂无评论

在集成电路测试中控制输入/输出时钟的设备和方法

在集成电路测试中控制输入/输出时钟的设备和方法

引用

作者：达赖厄斯·D·加斯金斯中国台湾台北县

一种测试系统包括待测装置以及测试器。待测装置包括输入/输出接口逻辑电路以及时钟电路。时钟电路包括核心时钟电路、接合垫时钟电路、测试时钟电路以及选择时钟电路。核心时钟电路于测试模式期间产生核心时钟信号，用以致能集成电路... 详细信息

标准号: CN100468352C

一种测试系统包括待测装置以及测试器。待测装置包括输入/输出接口逻辑电路以及时钟电路。时钟电路包括核心时钟电路、接合垫时钟电路、测试时钟电路以及选择时钟电路。核心时钟电路于测试模式期间产生核心时钟信号，用以致能集成电路的核心电路以全速操作。接合垫时钟电路产生适用于一般操作的初步时钟信号，且测试时钟电路于测试模式期间产生用以操作输入/输出接口逻辑电路的测试时钟信号。选择电路根据测试信号选择测试时钟信号与初步时钟信号之一者作为接合垫时钟信号。测试器产生总线时钟信号并且通过输入/输出接口逻辑电路指示测试模式至待测装置。

关键词：电路时钟电路输入/输出接口测试模式时钟信号接合垫测试时钟信号测试时钟核心时钟测试器核心时钟信号逻辑电路指示总线时钟信号测试系统测试信号核心电路集成电路

来源：评论

学校读者我要写书评

暂无评论

用于动态源同步采样调整的数据总线机制

用于动态源同步采样调整的数据总线机制

引用

作者：达赖厄斯·D·嘉斯金斯中国台湾台北县

一种用于采样系统总线上顺序声明的数据包的集成器件，包括用于接收总线时钟信号的时钟输入端，用于接收数据包并检测指示数据有效的至少一个数据选通信号的数据总线接口，以及动态源同步采样调整逻辑电路。动态源同步采样调整逻辑电路... 详细信息

标准号: CN1909434B

一种用于采样系统总线上顺序声明的数据包的集成器件，包括用于接收总线时钟信号的时钟输入端，用于接收数据包并检测指示数据有效的至少一个数据选通信号的数据总线接口，以及动态源同步采样调整逻辑电路。动态源同步采样调整逻辑电路包括响应于数据选通选择并锁存每个数据包并提供锁存数据包的采样逻辑电路，以及根据读指针从锁存数据包中进行选择的选择逻辑电路。一种在一个或多个总线时钟周期中采样系统总线上顺序声明数据包的方法，包括检测数据选通的工作沿，对于每个所检测的工作沿选择一个数据包，以及锁存每个所选择的数据包。

关键词：数据包锁存电路采样系统同步采样总线动态源采样逻辑电路数据总线接口总线时钟信号总线时钟周期集成器件检测数据进行选择时钟输入数据选通检测指针响应通信

来源：评论

学校读者我要写书评

暂无评论

在节能模式下运行时减少CPU和总线功率

在节能模式下运行时减少CPU和总线功率

引用

作者： O·卡恩美国加利福尼亚州

一种处理系统包括总线和处理器，其核心被约束为具有不低于一个或多个总线时钟信号频率的最低一个的预定倍数的一个或多个核心时钟信号频率。在节能模式下，所述处理器能生成一些频率下的一个或多个核心时钟信号，以使最低核心时钟信号... 详细信息

标准号: CN100437436C

一种处理系统包括总线和处理器，其核心被约束为具有不低于一个或多个总线时钟信号频率的最低一个的预定倍数的一个或多个核心时钟信号频率。在节能模式下，所述处理器能生成一些频率下的一个或多个核心时钟信号，以使最低核心时钟信号频率低于性能模式下一个或多个总线时钟信号频率的最低一个的预定倍数。处理器可以通过生成一个或多个总线时钟信号以使节能模式下的总线时钟信号频率的最低一个低于性能模式下总线时钟信号频率的最低一个来实现此目的。

关键词：总线时钟信号核心时钟信号处理器性能模式处理系统节能模式总线使节约束

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共4页 << < 1 2 3 4 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：