检索结果-内蒙古大学图书馆

作者：余笑厦门大学

学位级别：硕士

随着数字集成电路和高速信号处理系统的高速发展,高速的模数转换器有着非常广泛的应用,例如应用在数字通讯技术,硬盘驱动等领域。研究具有高转换速率、低功耗、较小芯片面积,且具有较大信号带宽处理能力的模数转换器结构是非常重要和有... 详细信息

随着数字集成电路和高速信号处理系统的高速发展,高速的模数转换器有着非常广泛的应用,例如应用在数字通讯技术,硬盘驱动等领域。研究具有高转换速率、低功耗、较小芯片面积,且具有较大信号带宽处理能力的模数转换器结构是非常重要和有意义的。折叠内插结构的模数转换器非常符合这一研究目标。所以本文将对具有8位分辨率,250MHz采样率的折叠内插式模数转换器结构中的主要电路模块进行研究和设计。\n 本文首先分析了折叠内插模数转换器的基本结构。深入研究了折叠内插模数转换器系统中各功能模块的基本原理和设计方法,完成了折叠内插模数转换器结构中主要电路模块的设计。设计了实际折叠率为9的全差分折叠电路,其中,采用全差分结构实现折叠预处理单元,并且采用了电阻失调平均技术。这些设计能够很好的降低系统噪声的影响。采用优化的电阻内插网络能够有效的在增加过零点的同时减少电路的功耗和面积。使用运放的负反馈来设计参考电压源,能够消除输入信号共模范围对模数转换器精度的影响。针对折叠电路倍频效应的影响,设计了全差分采样保持电路以减小对折叠器输入带宽的影响。所设计的高速动态比较器能够满足高速电路的要求,正确的检测折叠内插电路产生的过零点。根据比较器输出的温度计码的特点,设计了具有消除比较器亚稳态和气泡码的编码电路。\n 在2.5V电源电压下对各个功能电路模块进行仿真验证。仿真结果表明所设计的折叠电路预放大器增益达到13.45dB,增益带宽积达到2.56GHz,折叠电路产生的过零点最大偏差为0.6mV,小于0.5LSB,满足了参考电压为800mV的8位折叠内插电路的设计要求。采样保持电路的-3dB带宽为2.27GHz,能够满足高速转换器输入信号带宽的要求。高速锁存比较器的再生时间常数约为10.32ps,能够满足高速模数转换器对比较器性能的要求。最后对完成的电路模块进行整体的仿真验证,结果表明所设计的折叠内插模数转换器结构能够正确的对整个输入范围内的模拟信号进行转换,输出的8位从0～255的256个数字码,并且输出没有失码。

关键词：模数转换器折叠内插结构电路模块结构设计

来源：评论

学校读者我要写书评

暂无评论

高速折叠内插型3GS/s 12位模数转换器研究

高速折叠内插型3GS/s 12位模数转换器研究

引用

作者：刘华森中国科学院大学

学位级别：博士

高速高精度ADC芯片是未来移动通信系统、软件无线电、高端测试设备等系统中的核心器件，有着广阔的应用前景，是国内外热门的研究领域。本论文对高速折叠内插型3GS/s12位的ADC进行了研究，主要研究成果和创新点如下:　　(1)基于对时域交... 详细信息

高速高精度ADC芯片是未来移动通信系统、软件无线电、高端测试设备等系统中的核心器件，有着广阔的应用前景，是国内外热门的研究领域。本论文对高速折叠内插型3GS/s12位的ADC进行了研究，主要研究成果和创新点如下:　　(1)基于对时域交织ADC架构的分析，提出了一种4通道交织外加1通道参考的ADC架构。通过时间交织结构来提高整个ADC的工作速度，引入参考路子ADC用来对交织ADC的交织误差进行校准。参考通道的引入为采样时刻偏差的校准实现提供了便利，同时也给失调和增益误差的校准提供了不同的方案。　　(2)基于对折叠内插型ADC的深入分析，提出了一种折叠因子为3、内插因子为3的流水线型折叠内插子ADC架构。该架构通过采用6级流水线级联的方式减小了非理想因素对电路带来的影响。这种结构的使用使得ADC的量化可以采用分布式量化的方式，和传统结构相比节省了一个粗量化的ADC。　　(3)基于折叠内插ADC架构的特性，设计了一种前台校准算法来对子通道ADC的非线性进行校准。由于折叠放大器的开环特点的存在使得折叠内插型ADC对于器件的失配非常的敏感，在进行小尺寸的电路设计时很难能够保证ADC的线性度。设计的前台校准算法能够有效的降低ADC的DNL和INL，使子通道ADC保持在一个良好的线性度。　　(4)基于对时域交织误差模型的分析，设计了一种后台校准算法来对交织通道间的失调、增益误差、采样时刻偏差这三项交织误差进行校准。此算法保证了不同的子ADC在工作时能够保持良好的一致性。　　(5)研制了一款基于40nm CMOS工艺的3GSps12bit的4通道时域交织ADC，内部集成了4路折叠因子为3的6级流水线级联的折叠内插ADC，片上带有前台校准能够对子路ADC的非线性进行校准，片上带有后台校准能够对交织通道的交织误差进行校准。该ADC的DNL和INL分别为+1.7/-1LSB、+1.46/-1.46LSB;低频时ENOB和SFDR分别为8.7bit和72dBc，ERBW超过2.8GHz。

关键词：模数转换器折叠内插结构误差校准时间交织

来源：评论

学校读者我要写书评

暂无评论

GaAs HBT超高速折叠内插ADC芯片设计方法研究

GaAs HBT超高速折叠内插ADC芯片设计方法研究

引用

作者：张金灿西安电子科技大学

学位级别：博士

模数转换器（ADC）通过将采集的模拟信号转换成数字输出码连接了模拟量和数字处理系统，广泛应用于各类电子领域中。根据不同的应用领域对ADC系统指标的设计要求，已经出现了许多类型的ADC，其中，高速ADC越来越受到业界的关注。由于GaA... 详细信息

模数转换器（ADC）通过将采集的模拟信号转换成数字输出码连接了模拟量和数字处理系统，广泛应用于各类电子领域中。根据不同的应用领域对ADC系统指标的设计要求，已经出现了许多类型的ADC，其中，高速ADC越来越受到业界的关注。由于GaAs HBT器件具有混合微波单片集成电路所要求的高电阻衬底和高击穿电压的器件特性，因此本文采用GaAs HBT工艺实现模数转换器的设计。与CMOS相比，GaAs HBT具有潜在的更高的截止频率fT，并且由于GaAs HBT比InP HBT和SiGeBiCMOS的制作工艺更简单，因而GaAs HBT的流片成本也较适中。本文对GaAs HBT超高速折叠内插ADC芯片设计方法开展了研究。在对各类ADC结构进行分析的基础上确定了本文所采用的超高速ADC结构；提出了一种适用于GaAsHBT的考虑辐照效应的器件模型；并基于本文所建立的模型对ADC的电路级进行了设计。本文取得的主要研究成果如下：（1）研究了一款超高速ADC的设计与实现。该ADC的分辨率为6bits，采样率为3Gsps，基于WIN公司截止频率fT=60GHz的1μm砷化镓异质结双极型晶体管工艺设计。该ADC的设计采用折叠内插结构，以满足其Gsps级别的采样率，宽带宽和中等分辨率的要求，相比较于全并行结构，折叠内插结构降低了电路所消耗的功耗以及占用的芯片面积。（2）建立了ADC电路级设计所需要的GaAs HBT器件模型。为了预测GaAs HBT伽马辐照效应，建立了一种新颖的考虑了伽马辐照效应的GaAs HBT模型。首先，在对VBIC模型研究的基础上，根据GaAs HBT的特性，建立了一种简化VBIC模型；其次，从GaAs HBT辐照特性出发，对该简化的VBIC模型进行了进一步修正；最后，验证了模型的有效性。（3）本文所设计的超高速ADC包含有一个采样保持放大器，一个参考电阻串，四个折叠放大器，一个内插电阻串，一个比较器阵列，一个包含有异或门阵列、或非门阵列和15-to-4ROM的数字编码器，一个嵌有高低位同步电路的粗量化器，并且为了满足测试要求，片上还集成了对ADC输出数据流进行降速处理的1:4解复用器电路。（4）采用1μm InGaP/GaAs HBT工艺实现了6bits，3Gsps ADC的设计、流片和测试。ADC的芯片尺寸为4.32mm×3.66mm。采用高线性度的跟踪保持放大器提高了有效分辨率ENOB，并且在折叠放大器中采用额外的一次折叠系数消除折叠电路的边界效应改善了静态性能。测试结果表明，该ADC在3Gsps采样率的情况下，ENOB达到5.53bit，有效分辨率带宽为1.1GHz，微分非线性误差和积分非线性误差的最大值分别为0.36LSB和0.48LSB，在单电源6V电压供电下，所消耗的功耗为5.43W。与文献报道的高速ADC相比，本文所设计的ADC取得了较优良的有效带宽品质因子，在同类ADC设计中性能较好，处于国内先进水平。

关键词：模数转换器折叠内插结构砷化镓异质结双极型晶体管 γ辐照效应器件模型

来源：评论

学校读者我要写书评

暂无评论

一种8位高速折叠内插A/D转换器的设计

引用

微电子学 2012年第3期42卷 297-300页

作者：陈良刘琨张正平中国电子科技集团公司第二十四研究所重庆400060

介绍了基于0.35μm BiCMOS工艺的8位高速A/D转换器,采用独特的折叠和内插结构,在大大降低成本、功耗的同时,既能保证超高转换速率,又能达到较高的静态和动态指标。在采样率1GS/s和模拟输入差分250mV(Vp-p)、484MHz条件下进行测试,SFDR高... 详细信息

介绍了基于0.35μm BiCMOS工艺的8位高速A/D转换器,采用独特的折叠和内插结构,在大大降低成本、功耗的同时,既能保证超高转换速率,又能达到较高的静态和动态指标。在采样率1GS/s和模拟输入差分250mV(Vp-p)、484MHz条件下进行测试,SFDR高达56dB,SNR高达45.5dB;在3.3V电源电压下,功耗为800mW。

关键词：折叠内插结构 A/D转换器 BiCMOS工艺

来源：评论

学校读者我要写书评

暂无评论

基于InP HBT工艺的高速折叠内插ADC的研究和设计

基于InP HBT工艺的高速折叠内插ADC的研究和设计

引用

作者：韦祖迎电子科技大学

学位级别：硕士

模数转换器(Analog-to-digital converter,ADC)可以将模拟信号转变为易于计算机处理的数字信号,在信号处理系统中起着至关重要的作用。随着人们越来越追求快速地处理信息,高速ADC成为了模数转换器的一个重要分支,而折叠内插ADC有着堪比... 详细信息

模数转换器(Analog-to-digital converter,ADC)可以将模拟信号转变为易于计算机处理的数字信号,在信号处理系统中起着至关重要的作用。随着人们越来越追求快速地处理信息,高速ADC成为了模数转换器的一个重要分支,而折叠内插ADC有着堪比全并行ADC的处理速度,同时其电路规模和功耗却相对较小,是高速ADC中的重要研究对象。由于异质结晶体管(HBT)相比CMOS晶体管有着更高的截止频率,广泛的应用于超高速ADC的设计,因而,本文基于1.5μm的InP HBT工艺,设计了一款转换精度为8bit、采样速率为6GHz的高速折叠内插ADC。这款ADC采用全差分电路结构和全NPN管进行设计,整体框架为3-bit的粗量化和5-bit的细量化,主要电路有采样保持电路、粗量化器和细量化器,其中细量化器包括折叠内插电路、比较器电路和细量化编码电路。由于所用工艺的晶体管的电流放大系数β较小,相同射极电流的情况下基极电流过大,而折叠放大器过大的基极电流流入参考电阻串会对过零点的精确性产生影响,从而影响ADC的有效位数。针对基极电流的问题,对折叠放大器进行了一定的改进,在折叠放大器和参考电阻串之间增加射随器电路,此射随器的尾电流可以设计得比较小,因而其基极电流也会比较小,从而减小了由基极电流引起的过零点偏差。在比较器电路中,增加了预放大电路并采用两级锁存的电路结构,这不仅可以提高比较器分辨小电压的能力,而且还能有效的改善比较器的亚稳态以及提高比较器的噪声性能。在细量化编码电路中,比较器输出的温度计码可能会产生错误的码字,为了减小比较器的误码率采用了气泡码校正电路。对设计的ADC进行仿真验证,在采样频率6GHz、电源电压5V、输入信号满摆幅1.6V、输入信号频率为500MHz的条件下,前仿真结果显示,ADC的有效位数为7.33bit,后仿真的有效位数为7.07bit,所有电路的总功耗为13W。

关键词：高速模数转换器折叠内插结构磷化铟异质结晶体管

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：