检索结果-内蒙古大学图书馆

固体电子学研究与进展 2010年第2期30卷 269-275页

作者：刘祥昕李文宏复旦大学专用集成电路与系统国家重点实验室上海201203

分析了传统片外时钟和片内时钟各自的特点和应用背景,在Chartered 0.35μm CMOS工艺下实现了一个低功耗PVT（工艺、电源电压、温度无关）振荡环,对片内时钟的稳定性和功耗进行改进。该振荡环无需精准的电压源,采用了误差补偿技术,通过... 详细信息

分析了传统片外时钟和片内时钟各自的特点和应用背景,在Chartered 0.35μm CMOS工艺下实现了一个低功耗PVT（工艺、电源电压、温度无关）振荡环,对片内时钟的稳定性和功耗进行改进。该振荡环无需精准的电压源,采用了误差补偿技术,通过偏置电压和延时单元的相互补偿,使得振荡频率对于工艺、温度和电源电压均有较大的容差能力。并且由于针对延时单元补偿的方式,令周期大小易于调整。蒙特卡罗仿真显示,工艺误差引起的偏差要比补偿前的偏差减小了60%。流片测试结果表明,在工作温度变化范围0~100°C时,振荡环输出的频率偏差为±3.22%;在电源电压变化范围为2.8~3.8 V时,振荡环输出的频率偏差为±3.36%;在电源电压3.3 V的情况下,整个芯片消耗的电流为950μA。

关键词：误差补偿振荡环工艺、电源电压、温度低功耗蒙特卡罗

来源：评论

学校读者我要写书评

暂无评论

0.0068mm^2自校准电路在锁相环中的应用(英文)

引用

北京大学学报（自然科学版） 2011年第1期47卷 29-34页

作者：郑佳鹏李伟杨翼马俊程程玉华王阳元北京大学信息科学技术学院微电子学研究院北京100871 中芯国际上海201203

提出了一种可供CMOS锁相环使用的自由调整的自校准技术。与传统的自校准技术相比,新的自校准方案不需要使用参考电压源,而且自校准过程内嵌在锁相环的锁定过程中,所以新的自校准方案减少了芯片的面积:与自校准有关电路的面积只有0.0068 ... 详细信息

提出了一种可供CMOS锁相环使用的自由调整的自校准技术。与传统的自校准技术相比,新的自校准方案不需要使用参考电压源,而且自校准过程内嵌在锁相环的锁定过程中,所以新的自校准方案减少了芯片的面积:与自校准有关电路的面积只有0.0068 mm2。所设计的PLL采用0.13μm CMOS工艺,工作频率范围在25～700MHz之间。测试表明,当压控振荡器工作在700 MHz的时候,其8倍降频之后的87.5 MHz输出信号的相位噪音在1MHz频率偏移处为-131dBc/Hz。

关键词：锁相环自校准振荡环

来源：评论

学校读者我要写书评

暂无评论

基于抖动的高速真随机数发生器的设计和实现

引用

核技术 2011年第7期34卷 556-560页

作者：张鸿飞王坚罗春丽崔珂姚志明梁昊金革中国科学技术大学近代物理系安徽省物理电子学重点实验室核探测与核电子学国家重点实验室合肥230026

针对当前真随机数生成器(TRNG)中存在的问题,基于振荡环中的抖动(Jitter)设计了一种高速真随机数发生器,通过二次采样来改善随机数的随机性以及输出的稳定性,采用基于线性反馈移位寄存器(LFSR)的后处理,以很小的硬件代价改善了随机数的... 详细信息

针对当前真随机数生成器(TRNG)中存在的问题,基于振荡环中的抖动(Jitter)设计了一种高速真随机数发生器,通过二次采样来改善随机数的随机性以及输出的稳定性,采用基于线性反馈移位寄存器(LFSR)的后处理,以很小的硬件代价改善了随机数的统计特性。本设计在Altera Cyclone III的FPGA(Field Programmable Gate Array)板上实现,通过通用串行总线(USB)与计算机通讯,得到速率达到20 Mbps的高速真随机数发生器。

关键词：真随机数现场可编程逻辑阵列(FPGA) 振荡环抖动后处理

来源：评论

学校读者我要写书评

暂无评论

高精度混合型DPWM设计和实现

引用

Journal of Semiconductors 2007年第6期28卷 967-974页

作者：周熙郭健民李文宏复旦大学专用集成电路国家重点实验室上海201203

介绍了一种应用于DC-DC数字控制芯片的混合型数字脉宽调制器(DPWM)设计,该DPWM结合了振荡环和计数器的设计,在Chartered0.35μm2P4M CMOS工艺下经过流片验证.测试结果表明,该芯片实现了950kHz的4相PWM输出,可以实现11bit(即1/2048)的精... 详细信息

介绍了一种应用于DC-DC数字控制芯片的混合型数字脉宽调制器(DPWM)设计,该DPWM结合了振荡环和计数器的设计,在Chartered0.35μm2P4M CMOS工艺下经过流片验证.测试结果表明,该芯片实现了950kHz的4相PWM输出,可以实现11bit(即1/2048)的精度,每相之间的相差为90°.该设计能实际应用于DC-DC数字控制芯片.

关键词： DPWM 振荡环混合模式

来源：评论

学校读者我要写书评

暂无评论

一种低开销的旁路重构RO的片上老化测量方案

引用

微电子学 2022年第6期52卷 1090-1095页

作者：马俊祥梁华国李丹青易茂祥鲁迎春蒋翠云合肥工业大学微电子学院合肥230009 合肥工业大学数学学院合肥230009

芯片老化引发的可靠性问题日益严重,会降低芯片性能,最终可能导致芯片失效。针对已有的芯片老化测量结构硬件开销大、影响关键路径时序等问题,提出了一种低开销的旁路重构振荡环的片上老化测量方案。实验结果表明,相比现有方案,该方案... 详细信息

芯片老化引发的可靠性问题日益严重,会降低芯片性能,最终可能导致芯片失效。针对已有的芯片老化测量结构硬件开销大、影响关键路径时序等问题,提出了一种低开销的旁路重构振荡环的片上老化测量方案。实验结果表明,相比现有方案,该方案硬件开销降低了63.2%,在性能上平均提高了15.7%,并且老化在线测量误差较小,仅为2%。

关键词：关键路径时序旁路重构振荡环老化测量方案

来源：评论

学校读者我要写书评

暂无评论

物理不可克隆函数及其应用研究

物理不可克隆函数及其应用研究

引用

作者：李昌婷中国科学院大学

学位级别：博士

随着物联网和智能设备的快速发展，以及全球化的不断推进，硬件安全已经成为产品设计首要考虑的关键因素。一方面，硬件安全作为绝大多数密码算法和协议的默认前提，为上层安全应用的有效执行提供了安全的物理环境;另一方面，面对集成... 详细信息

随着物联网和智能设备的快速发展，以及全球化的不断推进，硬件安全已经成为产品设计首要考虑的关键因素。一方面，硬件安全作为绝大多数密码算法和协议的默认前提，为上层安全应用的有效执行提供了安全的物理环境;另一方面，面对集成电路供应链上如元件伪造、侵入式/半侵入式逆向工程等层出不穷的侵犯知识产权的安全威胁，硬件安全保护了集成电路生产厂商的切身利益。然而硬件安全目标无法通过信息安全技术得到而是需要采取物理安全手段。而物理安全目标的实现则需要有一个物理信任根来作为整个安全系统的信任基础，如真随机数发生器和经过安全设计的逻辑电路。物理不可克隆函数（简称PUF）正是这样一类物理信任根。在实体的生产过程中，不可避免地存在各种不可控的随机因素在实体上留下随机且唯一的制造差异，这种差异可以看做是实体的“物理指纹”。PUF通过提取这种具有实体唯一标识的物理特征并将其转化成为随机数字序列来为上层的安全应用提供服务。相比传统的硬件保护方案，PUF能以更小的硬件代价实现秘密信息的安全生成和存储，在密钥保护、身份认证、防伪溯源和知识产权保护等方面都有广泛应用。　　从2001年PUF的一般概念首次被明确提出以来，PUF便以其新颖的思路和诱人的应用前景吸引了越来越多的研究者对其结构、性质和应用展开了全面的研究。2013年以前关于PUF的研究工作主要是围绕新型PUF的结构及其性能评估展开。由于PUF实用价值的逐渐体现，2013年开始一直到2015年，基于PUF的安全应用方案以及针对PUF的安全性分析和攻击占据了PUF研究工作的主要部分，2015年以后鉴于当前PUF结构所暴露出来的性能缺陷和攻击弱点，越来越多的工作开始致力于改进现有的PUF结构，以增强其在各种工作环境下的稳定性和抗攻击能力。在借鉴和总结前人的工作基础上，本文主要从构建基于FPGA平台的新型PUF结构和探索PUF应用场景两个方面对反相器构成的环形PUF（包括振荡环PUF和双稳态PUF）进行了研究。　　为了全面充分地研究振荡环PUF和双稳态PUF的性质并在这两种PUF基础上构建PUF的应用系统，本文在Xilinx公司的FPGA评估板上设计并搭建了一个灵活实用的反相器环PUF实验平台。该实验平台由上位机和开发板共同组成，用户通过上位机可以实时地选择板上采用的PUF模式是振荡环PUF还是双稳态PUF、指定用于测试反相器环，以及设置接入环中的反相器数目、计数器的参考计数值和参考时钟频率等等，而开发板上的硬件逻辑也会根据上位机的指令来改变数据收集方式并将收集到的振荡环计数或是双稳态环的稳态值发送回上位机供后续的分析。用户只需要编写好上位机的指令文件，就可以轻易实现数据采集的自动化。实验证明，该反相器环PUF实验平台除了实现容易、配置灵活、操作方便，还在Xilinx最新的Virtex-7，Kintex-7和Zaynq-7000系列评估板上都表现出很好的适应性。　　在构建新型PUF方面，鉴于振荡环PUF硬件利用率低下，本文提出了一种简洁高效的高阶差分方法大幅提升了从每对振荡环中提取到的熵。该方法通过利用可编程延时线对LUT传播延时进行精细控制来提取更多的制造差异，在计算响应序列时所采用的高阶差分运算在进一步挖掘细粒度的制造差异的同时还有效地抑制了系统差异对PUF随机性带来的负面影响，使得该方案对于布局布线的要求更低、适应性更高。　　在探索PUF应用场景方面，本文首次提出了利用PUF热敏性这一影响PUF稳定性的不利特征来构建一个巧妙的可否认加密方案。在研究PUF性质的过程中我们发现尽管PUF的挑战-响应行为随着温度的变化而产生较大差异，但无论是在高温还是低温环境，PUF的挑战-响应行为在固定温度下总是非常稳定的。这也就意味着PUF可以在不同温度下稳定地生成不同的随机序列。基于此，本文设计的可否认加密方案利用PUF来感知环境温度并且只在预先设定的温度下将密文正确解密，在其他温度下，密文会被解密成为预先设计好的假明文用于迷惑敌手。　　除了将PUF应用于可否认加密，本文还提出了一个基于PUF的软硬件协同认证的密钥保护方案。一般来说，基于PUF生成的密钥可以根据需要实时恢复而不需要存储，从而避开了密钥存储所面临的诸多威胁。然而，在密钥恢复以后的使用过程中，PUF并不能够保证密钥不会被非法访问和窃取。而我们的密钥保护方案通过PUF将设备的软硬件信息与设备的私钥紧密绑定，使得无论是硬件或是软件的细微改变都会导致该密钥的恢复失败，因此成功恢复该密钥的同时也对设备的硬件和运行软件的合法性进行了认证，从而能够有效防止敌手对设备固件的篡改，保证了密钥不被恶意代码所窃取。

关键词：物理不可克隆函数硬件安全振荡环可否认加密密钥保护

来源：评论

学校读者我要写书评

暂无评论

FROPUF:从基于FPGA的震荡环PUF中提取更多的熵

引用

信息安全学报 2018年第1期3卷 16-30页

作者：李昌婷章庆隆刘宗斌荆继武中国科学院信息工程研究所北京中国100093 中国科学院大学北京中国100049

FPGA平台上基于振荡环的物理不可克隆方法(Ring Oscillator based Physically Unclonable Function,以下简称RO PUF)以其简洁的架构和优良的属性而备受青睐。但是常用的RO PUF结构只能通过比较一对振荡环的频率,从两个振荡环里提取到1... 详细信息

FPGA平台上基于振荡环的物理不可克隆方法(Ring Oscillator based Physically Unclonable Function,以下简称RO PUF)以其简洁的架构和优良的属性而备受青睐。但是常用的RO PUF结构只能通过比较一对振荡环的频率,从两个振荡环里提取到1比特的熵。在很多应用中,尤其是基于PUF技术的密钥生成和随机数生成中,PUF响应能够保证提供足够的熵至关重要,为此,RO PUF需要部署大量的振荡环从而会消耗更多的资源。硬件资源利用率的低下极大限制了RO PUF的应用范围,尤其是资源受限的情景。针对这个问题,我们提出了一种简洁高效的方法,通过利用可编程延迟线(Programmable Delay Line,PDL)对延迟路径的精细控制,可以从每个振荡环中提取到相当于目前最优方案6倍的熵。我们将这种新型RO PUF结构命名为深度RO PUF(Further RO PUF)。本文不仅详细介绍了如何利用从实现振荡环的查找表(Look Up Table,LUT)中推导出的潜在随机变量,还展示更深层的制造差异变量是如何通过类似于高阶差分算法来提取的。除此之外,我们还建立了模型进行仿真并在Xilinx Virtex-6和Zynq-7000系列评估板上进行了实验,通过展示仿真和实验结果的一致性来证明我们所提出方法的有效性和正确性。

关键词： PUF 振荡环熵高阶差分可编程延迟线 FPGA

来源：评论

学校读者我要写书评

暂无评论

复用BIST的数字电路老化测量技术研究

复用BIST的数字电路老化测量技术研究

引用

作者：马俊祥合肥工业大学

学位级别：硕士

随着集成电路的不断发展、工艺尺寸的不断降低使得芯片的集成度越来越高,芯片的可靠性变得至关重要。老化是导致芯片性能降低,寿命缩短的重要因素,在芯片的生命周期内,老化使得芯片延时增加,当超过一个时钟周期时,芯片的功能发生故障,... 详细信息

随着集成电路的不断发展、工艺尺寸的不断降低使得芯片的集成度越来越高,芯片的可靠性变得至关重要。老化是导致芯片性能降低,寿命缩短的重要因素,在芯片的生命周期内,老化使得芯片延时增加,当超过一个时钟周期时,芯片的功能发生故障,最终导致芯片失效。老化已经成为集成电路安全领域一个重要的挑战。因此针对集成电路老化可能发生的时序错误,避免引起严重的功能故障,本文对精确测量集成电路的老化程度进行了研究。集成电路老化导致电路时序发生违规,针对老化的测量主要集中在关键路径的时序问题,选择准确的关键路径对测量老化至关重要的。电路中的路径数量非常多,难以精确选择出少量具有代表性的关键路径,而全部监测存在较大的面积开销和成本。目前所存在的关键路径选择方法仍存在监测数量大、关键路径之间存在相关性而导致测试路径冗余、所选路径非代表性关键路径等问题。同时,电路老化的监测能避免电路因时序违规导致采集到错误的数据而引发电路故障。针对目前老化测试结构存在硬件开销大、监测结果不准确和降低电路性能等问题,本文提出了以下解决方案:(1)为了降低硬件开销并且提高老化监测的准确性,给出了一种基于相关性筛选和扇出过滤的关键路径选择方案,旨在选出数量最少、最有代表性的关键路径。通过对时序余量小于时钟周期20%的路径进行相关性和扇出筛选,选择出代表性的关键路径。(2)针对已有结构影响关键路径时序问题,提出了一种旁路结构将关键路径构造为RO。首先对关键路径首个门进行替换,通过传输门或带控制端的反向器将增加的旁路引脚连接成环路。所设计结构对关键路径时序几乎没有影响。(3)针对已有结构硬件开销大和延时监测不准确问题,给出了一种复用内建自测试(built-in self-test,BIST)和旁路重构振荡环(oscillating ring,RO)的延时测量方案。复用BIST设计延时测量架构并构造关键路径为RO精确测量延时,评估电路的老化程度,降低硬件开销和测量结构的复杂度。实验结果表明,本文结构相比已有结构,硬件开销降低了63.2%,性能平均提高了15.7%,测量误差较小为2%,能精确测量关键路径延时,并对抗老化设计具有指导意义。

关键词：关键路径选择老化测量方案振荡环旁路重构关键路径时序

来源：评论

学校读者我要写书评

暂无评论

一种抗电压抖动的高精度时域温度传感器设计

一种抗电压抖动的高精度时域温度传感器设计

引用

作者：于东雷东南大学

学位级别：硕士

片上温度传感器对于超大规模集成电路的温度管理系统尤为重要。与传统的基于电压域的温度传感器相比,基于时间域的温度传感器更适于作为片上温度传感器。但由于电压对晶体管传输特性的影响很大,现有的时域温度传感器在宽电压范围内不能... 详细信息

片上温度传感器对于超大规模集成电路的温度管理系统尤为重要。与传统的基于电压域的温度传感器相比,基于时间域的温度传感器更适于作为片上温度传感器。但由于电压对晶体管传输特性的影响很大,现有的时域温度传感器在宽电压范围内不能有效降低电压变动带来的误差。而Io T对于低功耗的需求极为强烈,工作电压的降低可以有效减少芯片的整体功耗。因此,设计研究可在宽电压下工作的时域温度传感器非常迫切。本文首先分别从架构级和电路级出发,通过量化不同振荡环频率的比值进行温度的度量,提出了基于分段补偿的宽电压时域数字温度传感器。在采样振荡环的延时单元中加入了输出负载晶体管以提升负载电容,其负电压系数可抵消频率比值中本身存在的正电压系数,达到高电压下电压补偿的效果。针对低电压下频率比值的高电压系数,设计了参数不同的被采样振荡环,通过将两个频率比值相加来降低传感器在低电压区域内的电压敏感度。之后为进一步降低传感器的电压敏感度,在此结构的基础上提出了基于多环互补的宽电压时域数字温度传感器。该结构在高低电压区域内使用了不同的采样振荡环,调整了各振荡环中延时单元负载晶体管的参数。在高低电压区域内分别得到两个具有相反电压系数的频率比值,分别将二者相加以抵消电压变化对传感器输出数值所带来的影响,从而获得宽电压下的低电压敏感度。本文基于SMIC 40nm工艺,在Cadence Virtuoso环境中进行了传感器模拟部分的搭建。之后,在数字物理设计流程中集成,完成了整体传感器的版图实现。仿真结果表明,本结构的时域数字温度传感器的面积仅为0.014mm,在测量温度为0℃～100℃间的最大测量误差为±0.7℃。在功耗为16.7n J时,测量时间为42。在0.7V～0.9V间的平均电压敏感度为0.011℃/m V。在0.9V～1.1V间的平均电压敏感度为0.029℃/m V,相比于现有传统结构提升了14.7%。

关键词：振荡环时间域温度传感器电压敏感度宽电压

来源：评论

学校读者我要写书评

暂无评论

一种低功耗高可靠性的RO PUF设计

一种低功耗高可靠性的RO PUF设计

引用

作者：柏京东南大学

学位级别：硕士

近几年,基于振荡环的物理不可克隆函数(Ring Oscillator PUF,RO PUF)被应用于密钥生成等安全领域,其由工艺偏差确定的内在物理特征使得其在相同的激励下产生不同的响应位,提高了系统的安全性。同时,基于振荡环的物理不可克隆函数,电路... 详细信息

近几年,基于振荡环的物理不可克隆函数(Ring Oscillator PUF,RO PUF)被应用于密钥生成等安全领域,其由工艺偏差确定的内在物理特征使得其在相同的激励下产生不同的响应位,提高了系统的安全性。同时,基于振荡环的物理不可克隆函数,电路结构简单,熵值易于计算,容易在FPGA平台和ASIC平台上实现。但其功耗较大,可靠性易受环境因素(温度)和老化影响。本文分别从电路级别和架构级别出发提出了衬底电压和应力动态调整的ABRO和低功耗高频率差的RO PUF架构,能够在较低的功耗下有效地降低温度和老化对可靠性的影响。衬底电压和应力动态调整的ABRO主要是通过衬底偏置效应动态调整振荡环中反相器的阈值电压来抵消温度所引起的漏电流变化,同时应力动态调整单元通过使不工作的振荡环进入睡眠状态以及降低有效电源电压来降低老化对可靠性的影响。低功耗高频率差的RO PUF架构主要是通过电源电压控制模块,根据初始响应位将低频的振荡环电源电压降低,使得低频振荡环的频率曲线下移,增加了振荡环之间的频率差,以及使用邻近检测电路剔除频率差较小的激励响应对。从而降低频率曲线发生交叉的可能性,提高可靠性。本文基于SMIC 40nm的工艺,在Cadence Virtuoso环境下搭建基于本文方案的RO PUF、ARO PUF、BCO PUF、CS RO PUF和两种FTL RO PUF六种RO PUF电路并进行仿真。使用蒙特卡洛仿真模拟芯片间的工艺偏差收集响应位,使用Matlab处理后获得六种RO PUF的唯一性和温度可靠性。在仿真老化对可靠性的影响时,先使用Relxpert仿真器提取受老化影响后的网表,再对带有和未带有老化影响参数的网表进行蒙特卡洛仿真,最后使用Matlab程序计算老化可靠性。实验表明,集成衬底电压和应力动态调整的ABRO阵列以及低功耗高频率差的RO PUF架构的RO PUF达到99.8%的温度可靠性和99.37%的老化可靠性。最后本文在SMIC 40nm 1P7TM工艺下,对集成了全定制ABRO阵列和半定制测试电路的顶层设计进行物理实现,并进行后仿得到了每生成一个响应位所消耗的功耗为34.98μW,相对CMOS RO PUF降低了87.24%。

关键词：振荡环物理不可克隆函数唯一性可靠性老化频率差

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：