检索结果-内蒙古大学图书馆

新的16 bit PulSAR ADC采用超小封装兼备高性能和业界超低功耗；低功耗．14bit高速ADC系列为无线基础设施应用和手持仪器设备提供高性能和优化的解决方案；智能电池管理单芯片电能计量IC节省功耗并且简化电能表设计；精密模拟微控制器能够用于汽车和工业应用中的智能电源监视和控制；集成2．8GHzVCO的14通道单芯片时钟发生器显著简化了系统设计。

关键词：数据转换器 IC 智能电池管理高速ADC 超低功耗无线基础设施工业应用微控制器

来源：评论

学校读者我要写书评

暂无评论

高速高精度数据转换器关键技术研究

高速高精度数据转换器关键技术研究

引用

作者：朱从益南京大学

学位级别：博士

数据转换器作为连接模拟世界与数字信号处理的桥梁,在信号链中具有举足轻重的作用。特别是高速高精度数据转换器,除了现代通信系统、高端仪器仪表应用之外,还广泛应用于武器装备的研发,例如电子战系统、相控阵雷达。随着集成电路尺寸的... 详细信息

数据转换器作为连接模拟世界与数字信号处理的桥梁,在信号链中具有举足轻重的作用。特别是高速高精度数据转换器,除了现代通信系统、高端仪器仪表应用之外,还广泛应用于武器装备的研发,例如电子战系统、相控阵雷达。随着集成电路尺寸的缩小,晶体管的本征增益变小,模拟电路的设计越来越困难,但是,数字电路能量效率越来越高。此外,一些参数如晶体管的输出阻抗,随着工艺、温度和偏置电压而变化。为了进一步降低功耗,人们寻求利用数字信号处理解决模拟电路的这些非理想特性。本博士课题正是利用这个设计理念,开发了相应的技术以解决比较器失调、无采样保持放大器流水线ADC中采样时间偏差、大幅度扰动注入、DAC时钟相位校准的挑战。首先,本论文提出了一种低功耗加速比较器结构和比较器失调电压的后台校准方法。低功耗加速比较器中增加了一个额外电流通路,并且在比较完成后关闭此支路。此外,在采样阶段对比较器进行了额外的一次比较。基于这个比较结果,采用无源的积分网络和一个额外的差分对补偿比较器失调电压。本论文在16位150MSPSADC的原型芯片中验证了上述技术。测试结果表明了比较器校准技术的有效性。其次,本论文提出了无采样保持放大器流水线ADC中比较器失调和采样时间偏差的后台校准方法。通过处理比较器阈值点附近的残差,它可以同时检测比较器静态失调和二输入路径采样时间偏差和带宽失配引起的动态失调大小。本论文在行为级模型中验证了此技术,仿真结果表明有效位可以从5.04位提升至11.96位,SFDR也提高了50.7dB。后台校准使得比较器失调电压不再严格受限,降低了比较器设计要求。更重要的是,它可以极大地提升无采保放大器架构流水线ADC的最高输入频率。第三,本论文提出了一个大幅度扰动信号注入技术。此扰动注入既未损失ADC的动态范围,也未恶化相应放大器的线性度。本论文分析了适合大幅度扰动注入的流水线ADC架构,开发了一个拆分结构的开关电容式数模转换器(DAC),能够实现幅度范围为[-511/1024,511/1024]LSB的扰动信号注入。为了避免放大器输出溢出,本论文开发了一个新型的比较器阈值产生电路,其中嵌入了两个互补的电流舵DAC,可以实现高达6位的比较器扰动注入。此外,注入扰动幅度设计为可调。本论文将扰动注入电路实现在16位150MSPS的ADC中,并且在0.18微米的工艺上流片。测试结果表明最优的扰动注入是幅度最大的9位注入:与无扰动注入的情况相比,在两种不同测试配置下小信号和大信号的SFDR分别至少提高了 15dB和6dB。此外,扰动注入使得噪声谱很干净。最后,本论文提出了一个高速DAC时序校准的方法。在电流舵DAC中,同时满足不同工艺、电压、温度条件下,模拟时钟与数字时钟域输出数据之间的建立保持时间和模拟时钟高频谱纯度的要求,给设计带来了巨大的挑战。针对此挑战,本论文开发了一个检测和校正建立保持时间违反的混合信号系统。本论文设计了一个高能效的,新颖架构的4位全并行模数转换器,它的硬件开销很小。其与鉴相器一块构成了时间数字转换器,用来量化相位差。检测电路和校准电路连同一个13位2.4GHz的DAC在0.18微米的CMOS工艺上实现了流片验证。测试结果表明了上述技术的有效性。这个时序校准电路不仅可以提高数模转换器的成品率,而且可以提升高精度DAC的最高时钟频率。

关键词：数据转换器比较器失调校准低功耗时间偏移扰动注入电路时钟相位校准

来源：评论

学校读者我要写书评

暂无评论

多串口船舶导航数据转换器的低成本实现

引用

微计算机信息 2006年第8Z期22卷 106-108页

作者：颜坤马瑞平张明廉北京航空航天大学自动化学院 100083

文中所设计的船舶导航数据转换器可以只依据一种导航数据,经过数据转换后输出电罗经和GPS两种信号,保证电罗经设备与GPS设备的正常工作。转换器信号的接收与发送是通过不同串口进行,所以有必要扩展串口来解决串口太少的问题。对比分析... 详细信息

文中所设计的船舶导航数据转换器可以只依据一种导航数据,经过数据转换后输出电罗经和GPS两种信号,保证电罗经设备与GPS设备的正常工作。转换器信号的接收与发送是通过不同串口进行,所以有必要扩展串口来解决串口太少的问题。对比分析目前较常用的几种串口扩展方案,本文提出一种采用P89C669作为数据转换的主处理器,AT89C2051作为串口扩展芯片的低成本方案,实现利用并口扩展串口的功能。

关键词：串口扩展单片机数据转换器 UART AT89C2051

来源：评论

学校读者我要写书评

暂无评论

双向数据转换器的VHDL程序设计

引用

微计算机信息 2005年第1期21卷 150-151页

作者：朱海君衡昌胜敬岚兰州中国科学院近代物理研究所

VHDL(超高速集成电路硬件描述语言)目前在电子设计领域得到了广泛应用。本文介绍了使用VHDL语言实现CPLD设计的方法。

关键词： VHDL CPLD 数据转换器设计

来源：评论

学校读者我要写书评

暂无评论

GeSi材料及其在数据转换器中的应用

引用

微电子学 1998年第4期28卷 243-246页

作者：李开成孙微风张静文尧黄燕

ＧｅＳｉ材料是继Ｓｉ和ＧａＡｓ之后出现的一种性能优良的半导体材料。文章综合评述了ＧｅＳｉ材料生长技术的发展、基本特性以及ＧｅＳｉ器件的研究状况，给出了ＧｅＳｉ材料在数据转换器方面的应用成果。

关键词：异质结双极晶体管数据转换器硅化锗

来源：评论

学校读者我要写书评

暂无评论

数据转换器的衡量方法:演进历程

引用

电子产品世界 2005年第21期 165-166页

作者： Kevin Kattmann ADI公司高速转换器部产品线总监

数据转换器有意义的衡量方法是什么?就数据转换器自身而言,它是相当容易定义的.数据转换器是通过模数转换器(ADC)将连续的电信号(即模拟信号)转换为数码字[以比特(bit)为单位]或反过来,通过数模转换器(DAC)将数码字转换为连续的模拟信号... 详细信息

数据转换器有意义的衡量方法是什么?就数据转换器自身而言,它是相当容易定义的.数据转换器是通过模数转换器(ADC)将连续的电信号(即模拟信号)转换为数码字[以比特(bit)为单位]或反过来,通过数模转换器(DAC)将数码字转换为连续的模拟信号.这样的转换过程是我们周围的真实世界和我们用以监测、分析、控制的计算机世界之间的至关重要的连接.其中最困难和有发展意义的问题是如何为这些数据转换器定义重要的性能指标.

关键词：数据转换器衡量方法采样速率演进历程

来源：评论

学校读者我要写书评

暂无评论

全数字无约束张弛型数据转换器研究

全数字无约束张弛型数据转换器研究

引用

作者：李明泽江苏科技大学

学位级别：硕士

数据转换器作为信号采集和处理的重要器件,广泛应用于各种传感领域。随着物联网(IOT)应用与便携式电子设备的性能及需求量日益增大,对内部数据转换器的功耗和面积有严格的限制。现今基于MOSFET的模拟集成电路在纳米级集成方面已进入瓶颈... 详细信息

数据转换器作为信号采集和处理的重要器件,广泛应用于各种传感领域。随着物联网(IOT)应用与便携式电子设备的性能及需求量日益增大,对内部数据转换器的功耗和面积有严格的限制。现今基于MOSFET的模拟集成电路在纳米级集成方面已进入瓶颈期,应用主要数字(Mostly Digital,MD)及数字辅助模拟接口(Digital Assisted Analog Interface,DAAI)对模拟IC的替代则是良好的解决方案。同时允许IC和系统快速部署的可重构硬件平台越来越受到重视,可以减少IC的上市时间、设计工作量和开发成本,从而跟上当今电子系统和应用日益复杂的步伐。本文以模拟电路的数字原生替代以及可重构可扩展为目的,在张弛型数模转换器(Relaxation DAC,ReDAC)的基础上,提出一种全数字无约束张弛型数模转换器(Unconstrained Relaxation DAC,Uc-ReDAC)及一种逐次逼近型(Successive Approximation Register,SAR)全合成编码电容ADC(Coded Capacitor ADC,CC-ADC),具有电容失配及寄生效应不敏感的特性。本文具体工作如下:(1)对全数字合成数据转换器进行阐述,分析数据转换器的数字合成方法,重点研究ReDAC原理,并分析其本质以及可改进之处。(2)以数字时间转换器为基础结构,针对ReDAC系统时钟周期受一阶RC网络约束的问题,提出一种新型数字合成Uc-ReDAC输出电压求解数学模型,并建立其与群智能算法的类比关系。在此基础上,提出一种自适应概率二进制粒子群优化算法(Adaptive Probability Binary Particle Swarm Optimization,AP-BPSO),作为实现计划输出电压所需的二进制编码逆向求解策略,最后实验验证了该方案的可行性。(3)利用Uc-ReDAC作为子DAC,设计一种新颖的全合成SAR型编码电容ADC,包括Uc-ReDAC模块、电压比较器模块和SAR逻辑模块。CC-ADC具有可重构、参数化及移植化特性,可在任意型号可编程门阵列(FPGA)内部进行设计。(4)CC-ADC的采样率由AP-BPSO算法生成的编码集决定,由于CC-ADC分辨率设计的不同及算法迭代而导致的随机性,故CC-ADC无固定采样率。针对CC-ADC采样率具有因设计随机变更的特性,本文提出一种二重卷积全相位快速傅里叶变换(double convolution all phase FFT,DCap-FFT)法对CC-ADC进行频谱测试,在非相干采样条件下测量多组CC-ADC的动态参数,并与其他全合成SAR型ADC进行对比。实验结果表明,本文设计的CC-ADC更为灵活,开发周期短,且具有优秀的采样率。

关键词：数据转换器数字时间转换器张弛型数模转换器频谱测试自适应二进制

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：