近半个世纪以来，随着无线通信技术的不断技术革新，特别是无线局域网（Wireless Local AreaNetworks, WLAN）技术和移动通信技术的发展促使集成电路设计人员致力于片上系统(System onChip，SoC)的研究和设计，其中基于SoC的CMOS数据转...
详细信息
近半个世纪以来，随着无线通信技术的不断技术革新，特别是无线局域网（Wireless Local AreaNetworks, WLAN）技术和移动通信技术的发展促使集成电路设计人员致力于片上系统(System onChip，SoC)的研究和设计，其中基于SoC的CMOS数据转换器(Digital to Analog Converter, DAC)IP核是最具挑战性的课题之一。根据应用领域不同，DAC的特点也有所不同，音频应用领域需要DAC具有高精度的特点，移动通信应用领域则侧重高速的特点，而在一些应用场合例如无线传感网络(Wireless Sensor Networks，WSN)和移动手持终端中，为了延长电池的工作时间，降低DAC功耗有着重要的意义。\n 出于低功耗设计考量，本文采用电源电压为1V的低压结构进行DAC设计，基于TSMC0.18μmCMOS工艺设计了时钟频率为16MHz的7位低功耗DAC。DAC由偏置电路、数字电路模块、电流源矩阵和开关矩阵四部分组成。设计采用电流舵架构，有助于提升DAC的速度和精度;采用全二进制译码方式，有助于减小功耗和面积;加入同步锁存器模块，有助于提升电路的同步性和DAC的动态性能。\n 论文给出了电路设计、前仿真、版图设计和后仿真，后仿真结果显示，在1V的电源电压下，时钟频率为16MHz，输入信号频率约为2MHz时，DAC电路的功耗约为97.1μW，积分非线性误差约为0.25LSB，微分非线性误差约为0.2LSB，无杂散动态范围约为56dB，有效位数高于6.8位。虽然二进制译码架构可以降低电路的复杂度，但此架构中开关的同步性较差，输出毛刺明显，此外在DAC版图中，电流源开关矩阵存在一定程度的失配。因此，与后仿真结果相比，芯片的积分非线性误差、微分非线性误差和无杂散动态范围等指标的测试结果存在一定程度的恶化，测试结果为:INL=1.4LSB，DNL=1.1LSB，SFDR=46.1 dB，功耗为101.5μW，有效位数为5.73bit。\n 本文设计的DAC逻辑功能正确，经进一步优化可以应用于低功耗收发芯片中。
在音视频信号处理、雷达成像、汽车电子控制系统等领域,数模转换器（Digital to Analog Converter,DAC）作为连接数字信号与模拟信号的接口得到了广泛的应用。随着集成电路工艺以及通信技术的发展,应用系统对高性能高速度的数模转换器...
详细信息
在音视频信号处理、雷达成像、汽车电子控制系统等领域,数模转换器（Digital to Analog Converter,DAC）作为连接数字信号与模拟信号的接口得到了广泛的应用。随着集成电路工艺以及通信技术的发展,应用系统对高性能高速度的数模转换器的需求愈加提升。本文阐述了不同类型DAC的电路结构及工作原理,介绍了DAC的主要性能指标,并比较了不同结构DAC的优缺点。针对轨到轨输出的应用需求,设计了一种10位500 MHz的轨到轨电流舵DAC,通过双电流源阵列以及四输出通路,使得PMOS电流源及开关阵列输出电压范围为地到2～1(1,NMOS电流源及开关阵列输出电压范围为2～1(1到(1,通过本文设计的自动检测控制单元（Automatic control detection unit,ACDU）对输入码进行判决后自动选择最优输出端控制导通,从而使得电路可以实现高性能轨到轨电压输出。本文所设计的DAC采用“5+4”分段译码方式和对称译码器结构,并将码的最高位作为判断位以决定剩余其它位是正常译码或是相反译码。此外,次高五位和低四位分别采用温度计和二进制译码方式,从而可以降低电路的复杂度并提高性能。开关阵列采用对称dummy管减小时钟馈通,并通过非交叠时钟提高电路工作速度。基准电压采用低压带隙基准结构,电压转电流使用低压共源共栅结构,使得基准模块产生高精度电流源。本文采用28 nm CMOS工艺完成了电路原理图和版图的设计,模拟电路部分采用1.8 V电源电压供电、数字部分采用0.9 V电源电压供电。后仿真实验结果表明,所设计的DAC的静态特性DNL=±0.6 LSB,INL=-0.4～1 LSB,在输入频率为100.0977 MHz,时钟频率为500MHz情况下,其最终输出信号的无杂散动态范围（SFDR）为66.4 d B、总谐波失真（THD）为-59.8 d B、信噪比（SNR）为64.38 d B、有效位数（ENOB）为9.4 bit,电路总功耗为71.3mW。
随着音频应用场景的发展和人们对音频需求的变化,音频芯片逐渐向高精度低失真的方向发展,其中音频数模转换器（Digital to Analog Converter,DAC）在音频芯片中主要用于将数字信号转换成模拟信号输出,所以音频DAC在音频芯片中十分重要。...
详细信息
随着音频应用场景的发展和人们对音频需求的变化,音频芯片逐渐向高精度低失真的方向发展,其中音频数模转换器（Digital to Analog Converter,DAC）在音频芯片中主要用于将数字信号转换成模拟信号输出,所以音频DAC在音频芯片中十分重要。Sigma-delta DAC由于噪声整形的优势是高精度音频DAC设计的最佳选择。本文以音频DAC作为研究对象,基于TSMC 0.18μm工艺,利用Sigma-delta架构的噪声整形优势,设计了一款18位音频DAC。论文的主要研究和成果如下:
（1）针对高精度音频DAC的设计需求,基于MATLAB对Sigma-delta DAC建立了行为级模型,确定了一个过采样率为128倍,三阶五位的级联谐振分布式前馈的调制器架构和温度计码电流舵DAC设计方案。设计了一个在音频带宽内具有-150 d B衰减的噪声传递函数;对比不同Sigma-delta调制器架构确定了级联谐振分布式前馈的架构;针对DAC的实际误差来源,重点分析了DAC单元之间的失配、电流源单元的有限阻抗以及电路噪声;对失配和噪声建立了误差模型并引入到理想DAC中进行建模仿真,确定了运用动态元素匹配技术可以降低失配误差的影响,行为级建模工作为后续电路设计提供了有利指导,保证了DAC系统能正常工作并达到设计指标。
（2）基于TSMC 0.18μm工艺,设计了一款分辨率为18位的Sigma-delta DAC,在数字模块中,利用Verilog设计了三阶五位的Sigma-delta调制器模块,动态元素匹配技术利用TSMC 0.18μm工艺中数字库实现。调制器将高精度数字信号量化成低精度数字信号,降低了音频带宽内的量化噪声,针对DAC单元间的失配误差,动态元素匹配技术有效降低DAC输出平均误差。
（3）完成了电流舵DAC的电路与版图设计,采用cascode电流源架构提高输出阻抗来降低有限阻抗导致的谐波;利用源级退化技术降低了电流源单元的输出噪声;针对源级退化互补电流源的缺点重新设计了基准电流电路;最终基准电路模块在音频带宽范围内贡献至输出的噪声电流为0.66 n A。在电流舵DAC版图设计上,运算放大器采用共质心匹配布局降低输入对管之间的失配误差,在电流源阵列采用Q2随机游走布局方式,有效减小二次线性梯度误差的影响,最终模拟版图的面积为0.1373 mm2。
（4）完成了整个Sigma-delta DAC系统的仿真验证,仿真结果表明:本文设计完成的音频DAC微分非线性为0.3LSB,积分非线性为1LSB,输入信号频率为1 k Hz,且采样频率为48 k Hz时,DAC前仿输出的信噪失真比为114.7 d B,有效位数为18.8位,DAC后仿输出的信噪失真比为110.2 d B,有效位数为18位,满足设计指标。
暂无评论