随着集成电路技术和计算机技术的高速发展,信息处理方式越来越趋于数字化。作为连接模拟系统和数字系统的关键器件,模数转换器(Analog to Digital Converter,ADC)一直是集成电路领域的研究热点。相比于其他类型的模数转换器,流水线型模...
详细信息
随着集成电路技术和计算机技术的高速发展,信息处理方式越来越趋于数字化。作为连接模拟系统和数字系统的关键器件,模数转换器(Analog to Digital Converter,ADC)一直是集成电路领域的研究热点。相比于其他类型的模数转换器,流水线型模数转换器因其能够很好的兼顾速度、精度、功耗和面积而成为无线通信和高清数字媒体等领域应用的主流架构。尤其近年来5G通信技术和超高清数字媒体的兴起更是推动着流水线ADC朝着低功耗、高速、高精度的方向发展。而且,随着数字电路的崛起,越来越多的流水线ADC都配以数字校准技术来纠正模拟电路非理想因素带来的误差。本文针对低功耗高速高精度流水线ADC的关键电路模块进行了研究与设计。基于40nm CMOS工艺设计实现了一款应用于通信领域的12bit250MSps流水线型模数转换器。考虑到功耗原因,本设计采用无采样保持电路(SHA-less)结构,并且流水线子级的尺寸逐级递减。本文详细介绍了流水线ADC的工作原理,主要误差来源及解决措施,并且对关键的电路模块进行了系统的阐述。除此之外,本文还介绍了一种基于伪随机噪声(Pseudo-random Noise,PN)注入的后台数字校准技术,该校准技术可以自适应地校准级间增益,有效的提高ADC的精度。而且,该校准技术全片上集成,能够实时跟踪校准,具有很好的稳定性。最终,本设计采用12级流水线结构,其中前11级电路结构相同,均为3bit/级,最后一级为3bit Flash结构。芯片总面积为1310μm×510μm,其中模拟部分的面积为950μm×510μm,数字部分的面积为360μm×510μm。仿真结果显示,在采样频率为250MHz,输入信号频率86MHz,满摆幅1.2V,电源电压1.1V的条件下,经过校准的前仿真结果:SNDR为72.15dB,SFDR为89.85dB;版图后仿真结果:SNDR为72.76dB,SFDR为81.31dB。ADC总功耗为150mW,其中模拟部分功耗为140mW,数字部分功耗为10mW,优值为0.18pJ/step。
模数转换器(Analog to Digital Converter,ADC)是现代电子系统中信号转换环节必不可少的部分,也是近年来集成电路领域的研究热点之一。模数转换器种类繁多,其中流水线(Pipeline)ADC在速度与精度等方面可以灵活选取,在通讯、医疗电子设...
详细信息
模数转换器(Analog to Digital Converter,ADC)是现代电子系统中信号转换环节必不可少的部分,也是近年来集成电路领域的研究热点之一。模数转换器种类繁多,其中流水线(Pipeline)ADC在速度与精度等方面可以灵活选取,在通讯、医疗电子设备等领域有着广泛的应用。近年来随着集成电路工艺制造的发展,模拟电路的发展速度跟不上数字电路的发展速度,因此为了满足现代电子系统对ADC越来越高的指标要求,流水线ADC常常运用数字校准技术来纠正因模拟电路非理想因素导致的误差,进而提高整体ADC的性能指标。考虑到本文所设计的流水线ADC精度与采样速度要求高,如果使用采样保持电路,这将增加整体电路的设计难度以及芯片面积和功耗,所以本文采用了无采样保持电路(SHA-less)流水线ADC结构。本文在详细介绍了无采样保持电路流水线ADC原理之后,分析了其具有的电路结构、组成单元以及电路中误差来源并提出相应的解决办法。同时,本文还介绍了一种伪随机噪声(Pseudo-random Noise,PN)注入后台数字校准算法,该算法用于校准由运算放大器有限增益值引入的闭环增益误差。本文最终基于SMIC 55LL CMOS工艺设计了一款12bit 250MSps流水线ADC,电路一共含有12级子级电路,其中前11级均为3bit流水线子级,最后一级为3bit闪烁型(FLASH)ADC。最终芯片版图尺寸为1310?m?510?m,其中模拟部分版图面积为950?m?510?m,数字部分版图面积为360?m?510?m。仿真结果表明,在采样频率250MHz,输入频率110MHz,电源电压1.2V,差分输入满摆幅1.2V的情况下,经过校准后的电路前仿结果为:有效位数11.8位,SFDR为82.47dB;版图后仿结果为:有效位数11.58位,SFDR为75.5dB。ADC模拟电路部分总功耗为200mW,数字算法部分功耗为10mW,总体功耗为210mW。
暂无评论