检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

14 篇 专利

馆藏范围

14 篇 电子文献
0 种 纸本馆藏

日期分布

机构

4 篇 北京航空航天大学
2 篇 上海思立微电子科...
2 篇 上海思尔芯技术股...
2 篇 桂林理工大学
1 篇 贵州电网有限责任...
1 篇 南京博芯电子技术...
1 篇 湖北大学
1 篇 思诺威科技有限公...

作者

4 篇 周强
2 篇 杨光杰
2 篇 董明刚
2 篇 钱杰
2 篇 张吉锋
2 篇 顾东志
2 篇 邵中尉
2 篇 周祥
2 篇 周国清
2 篇 蒋小华
2 篇 张飙
2 篇 杨亮亮
2 篇 吕凤铭
2 篇 王镇
2 篇 申炎
2 篇 杨军
2 篇 王彦磊
2 篇 王永杰
2 篇 周思远
1 篇 陈闽俊

语言

14 篇 中文

检索条件"主题词=时序逻辑模块"

共 14 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

一种时序路径分析方法、装置、设备及其存储介质

一种时序路径分析方法、装置、设备及其存储介质

引用

作者：邵中尉张吉锋周思远 201306 上海市浦东新区中国（上海）自由贸易试验区临港新片区秋山路1775弄29、30号6楼27室

本申请公开了一种时序路径分析方法、装置、设备及其存储介质，涉及电路设计技术领域。包括获取时序路径集合，所述时序路径集合基于搜索得到；基于所述时序路径集合，获取时序分析的逻辑组合；基于所述逻辑组合，获取时序路径；对所述... 详细信息

标准号: CN116956791A

本申请公开了一种时序路径分析方法、装置、设备及其存储介质，涉及电路设计技术领域。包括获取时序路径集合，所述时序路径集合基于搜索得到；基于所述时序路径集合，获取时序分析的逻辑组合；基于所述逻辑组合，获取时序路径；对所述时序路径进行抽象建模，获取计算模型；基于所述计算模型，获取时序分析结果。本申请针对于具有多条路径分支的时序路径来说，其能够详细地、精确地计算每条时序路径中各个节点的建立时间余量和保持时间余量。以解决两个时序逻辑模块之间存在较为复杂的组合逻辑模块结构，现有技术方案的计算结果不准确的和不详尽的技术问题，从而能够更好地服务于后续分割步骤。

关键词：时序路径集合计算模型逻辑组合时间余量时序分析电路设计技术时序逻辑模块组合逻辑模块抽象建模存储介质多条路径申请搜索分割分析服务

来源：评论

学校读者我要写书评

暂无评论

一种时钟误差确定方法、装置、介质和计算设备

一种时钟误差确定方法、装置、介质和计算设备

引用

作者：邵中尉张吉锋周思远 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区秋山路1775弄29、30号6楼27室

本发明的实施方式提供了一种时钟误差确定方法、装置、介质和计算设备。该方法应用于时序逻辑电路，时序逻辑电路包括第一时序逻辑模块和第二时序逻辑模块，第一时序逻辑模块与第二时序逻辑模块相邻，该方法包括：获取第一时序逻辑模块... 详细信息

标准号: CN117236245A

本发明的实施方式提供了一种时钟误差确定方法、装置、介质和计算设备。该方法应用于时序逻辑电路，时序逻辑电路包括第一时序逻辑模块和第二时序逻辑模块，第一时序逻辑模块与第二时序逻辑模块相邻，该方法包括：获取第一时序逻辑模块的第一时钟延迟以及获取第二时序逻辑模块的第二时钟延迟；根据第一时钟延迟和第二时钟延迟，确定第一时序逻辑模块的初始时钟误差；从时序逻辑电路中获取与第一时序逻辑模块对应的主干路径；其中，主干路径中包含多条线网；确定主干路径中包含的线网数量；根据初始时钟误差和线网数量，得到每条线网分别对应的平均时钟误差。本发明能够将计算得到的误差反映到时序路径的每个线网上，从而降低时序分析的误差。

关键词：时序逻辑模块时钟误差时钟延迟线网时序逻辑电路主干路径计算设备时序分析时序路径误差反映

来源：评论

学校读者我要写书评

暂无评论

数字电子技术课程多功能学习板系统

数字电子技术课程多功能学习板系统

引用

作者：张飙董明刚周国清王永杰蒋小华杨光杰周祥 541004 广西壮族自治区桂林市建干路12号

本发明公开了一种数字电子技术课程多功能学习板。包括输入模块，组合逻辑模块，时序逻辑模块和输出模块。各模块间只有电源线和地线连接在一起，实现统一供电。输入模块包含：开关量输入、手动时钟产生单元和连续时钟产生单元。输出模... 详细信息

标准号: CN108597329A

本发明公开了一种数字电子技术课程多功能学习板。包括输入模块，组合逻辑模块，时序逻辑模块和输出模块。各模块间只有电源线和地线连接在一起，实现统一供电。输入模块包含：开关量输入、手动时钟产生单元和连续时钟产生单元。输出模块包括：LED灯和七段数码管。组合逻辑模块包含：门电路、译码器、数据选择器、编码器、数值比较器、加法器。时序逻辑模块包含：触发器、计数器和双向移位寄存器。本发明的优点在于：1)实验操作更方便。2)缩短连接电路时间，降低连接电路出错概率，让学生有更多精力理解、设计和验证数字逻辑电路。3)学习板能够一板多用。4)采用最常用的2.54间距插针或插排和杜邦连接线，方便了维修。

关键词：时序逻辑模块组合逻辑模块产生单元连接电路输出模块输入模块译码器双向移位寄存器多功能学习板数字电子技术数字逻辑电路计数器连接线开关量输入七段数码管数据选择器数值比较器出错概率地线连接连续时钟实验操作手动时钟统一供电一板多用编码器触发器电源线加法器门电路学习板插排插针验证课程维修学生

来源：评论

学校读者我要写书评

暂无评论

指纹感测系统

指纹感测系统

引用

作者：钱杰杨军吕凤铭 201203 上海市浦东新区盛夏路560号2幢1003室

本申请公开一种指纹感测系统，其包括：具有P型衬底的芯片，所述P型衬底上设置有隔离沟槽；位于所述隔离沟槽两侧的第一电压域和第二电压域，所述第一电压域包括：用于产生驱动信号的时序逻辑模块，所述第一电压域能提供电源电压和电源... 详细信息

标准号: CN110363184A

本申请公开一种指纹感测系统，其包括：具有P型衬底的芯片，所述P型衬底上设置有隔离沟槽；位于所述隔离沟槽两侧的第一电压域和第二电压域，所述第一电压域包括：用于产生驱动信号的时序逻辑模块，所述第一电压域能提供电源电压和电源地；所述第二电压域设置有传感器阵列；连接所述第一电压域和所述第二电压域的驱动电路，所述驱动电路在接收到所述第一电压域产生驱动信号的情况下，向所述传感器阵列提供浮地电源电压和浮地电源地；所述浮地电源地相对所述电源地的电压可调。该指纹感测系统能够降低封装难度、减小体积、节约成本，同时能够满足不同场景的灵敏度需求。

关键词：电压域浮地电源传感器阵列感测系统隔离沟槽驱动电路驱动信号电源地衬底指纹时序逻辑模块电压可调电源电压灵敏度减小封装芯片场景节约申请

来源：评论

学校读者我要写书评

暂无评论

一种Cyclic-ΔΣ混合结构ADC系统及方法

一种Cyclic-ΔΣ混合结构ADC系统及方法

引用

作者：王德志汪浩张彪兴 430000 湖北省武汉市武昌区友谊大道368号

本发明属于模数转换技术领域，公开了一种Cyclic‑ΔΣ混合结构系统及方法，包括：时序逻辑模块、CyclicADC、DAC、抗混叠误差放大器、ΔΣADC、解码器；本发明利用Cyclic的结构替代流水线的结构，构建Cyclic‑ΔΣ混合结构ADC。Cyclic结... 详细信息

标准号: CN118199649A

本发明属于模数转换技术领域，公开了一种Cyclic‑ΔΣ混合结构系统及方法，包括：时序逻辑模块、CyclicADC、DAC、抗混叠误差放大器、ΔΣADC、解码器；本发明利用Cyclic的结构替代流水线的结构，构建Cyclic‑ΔΣ混合结构ADC。Cyclic结构中的运放可以被复用，具有更小的功耗和芯片面积。同时，Cyclic结合和ΔΣ结构优势互补：即ΔΣADC可进一步量化CyclicADC的输出误差，降低了CyclicADC的设计难度；CyclicADC实现一定位数的输出，可降低ΔΣADC的OSR需求，并且能降低ΔΣ调制器的设计难度。因此，本发明提出的ΔΣADC除了可实现中高速的转换速率和较高的ENOB，还具有低功耗和设计更灵活的特性。

关键词：混合结构时序逻辑模块解码器误差放大器结构优势模数转换输出误差低功耗调制器抗混叠灵活的速率和中高速复用功耗构建运放流水线芯片量化输出转换替代

来源：评论

学校读者我要写书评

暂无评论

一种宽电压SRAM时序跟踪电路

一种宽电压SRAM时序跟踪电路

引用

作者：王镇顾东志杨亮亮 210000 江苏省南京市江宁区麒麟天骄路100号侨梦苑9号楼6层

本发明提出一种宽电压SRAM时序跟踪电路，属于专用集成电路设计技术领域。采用放电切换模块和可配置型SRAM时序逻辑模块实现具有时序跟踪能力的放电切换操作，通过轮流使能复制字线来控制复制位线轮流放电，从而产生周期性的时钟脉冲信... 详细信息

标准号: CN111445936A

本发明提出一种宽电压SRAM时序跟踪电路，属于专用集成电路设计技术领域。采用放电切换模块和可配置型SRAM时序逻辑模块实现具有时序跟踪能力的放电切换操作，通过轮流使能复制字线来控制复制位线轮流放电，从而产生周期性的时钟脉冲信号，信号的周期是复制位线放电的延时和。本发明提出的宽电压SRAM时序跟踪电路，有效降低灵敏放大器SAE使能延时变化，提高电路抗工艺偏差能力；放电切换模块动态调节复制单元字线电压，进一步提高电路抗工艺偏差能力；放电切换模块能够检测恒定放电阈值电压，提高电路的电压跟踪性能。

关键词：放电切换模块时序电路复制位线跟踪电路工艺偏差宽电压放电使能专用集成电路设计恒定放电阈值电压时序逻辑模块时钟脉冲信号轮流灵敏放大器电压跟踪动态调节放电切换复制单元可配置型延时变化字线电压延时字线复制跟踪检测

来源：评论

学校读者我要写书评

暂无评论

数字电子技术课程多功能学习板

数字电子技术课程多功能学习板

引用

作者：张飙董明刚周国清王永杰蒋小华杨光杰周祥 541004 广西壮族自治区桂林市建干路12号

本实用新型公开了一种数字电子技术课程多功能学习板。包括输入模块，组合逻辑模块，时序逻辑模块和输出模块。各模块间只有电源线和地线连接在一起，实现统一供电。输入模块包含：开关量输入、手动时钟产生单元和连续时钟产生单元。输... 详细信息

标准号: CN209543690U

本实用新型公开了一种数字电子技术课程多功能学习板。包括输入模块，组合逻辑模块，时序逻辑模块和输出模块。各模块间只有电源线和地线连接在一起，实现统一供电。输入模块包含：开关量输入、手动时钟产生单元和连续时钟产生单元。输出模块包括：LED灯和七段数码管。组合逻辑模块包含：门电路、译码器、数据选择器、编码器、数值比较器、加法器。时序逻辑模块包含：触发器、计数器和双向移位寄存器。本实用新型的优点在于：1)实验操作更方便。2)缩短连接电路时间，降低连接电路出错概率，让学生有更多精力理解、设计和验证数字逻辑电路。3)学习板能够一板多用。4)采用最常用的2.54cm间距插针或插排和杜邦连接线，方便了维修。

关键词：时序逻辑模块组合逻辑模块本实用新型产生单元连接电路输出模块输入模块译码器双向移位寄存器多功能学习板数字电子技术数字逻辑电路计数器连接线开关量输入七段数码管数据选择器数值比较器出错概率地线连接连续时钟实验操作手动时钟统一供电一板多用编码器触发器电源线加法器门电路学习板插排插针验证课程维修学生

来源：评论

学校读者我要写书评

暂无评论

一种宽电压SRAM时序跟踪电路

一种宽电压SRAM时序跟踪电路

引用

作者：王镇顾东志杨亮亮 214028 江苏省无锡市新吴区弘毅路8号金帛座602室

标准号: CN212724727U

来源：评论

学校读者我要写书评

暂无评论

指纹感测系统

指纹感测系统

引用

作者：钱杰杨军吕凤铭 201203 上海市浦东新区盛夏路560号2幢1003室

标准号: CN210109835U

来源：评论

学校读者我要写书评

暂无评论

一种具有高数据带宽的SpaceWire路由器装置

一种具有高数据带宽的SpaceWire路由器装置

引用

作者：周强申炎 100191 北京市海淀区学院路37号

本发明涉及一种具有高数据带宽的SpaceWire路由器装置，包括：FPGA主处理单元、SpaceWire路由单元、PCI接口单元、电源单元、晶振复位单元；FPGA时序逻辑模块和API函数模块。FPGA主处理单元，作为整个SpaceWire路由器装置的核心处理器... 详细信息

标准号: CN110708252B

本发明涉及一种具有高数据带宽的SpaceWire路由器装置，包括：FPGA主处理单元、SpaceWire路由单元、PCI接口单元、电源单元、晶振复位单元；FPGA时序逻辑模块和API函数模块。FPGA主处理单元，作为整个SpaceWire路由器装置的核心处理器，完成对SpaceWire路由单元、PCI接口单元的配置，控制并协调各单元工作，连接电源单元、PCI接口单元、SpaceWire路由单元、晶振、复位单元，处理从SpaceWire路由单元、PCI接口单元接收和发送到的数据；SpaceWire路由单元，实现SpaceWire路由器装置的SpaceWire路由功能；实现各主机之间的通信过程的路由；本发明具有数据带宽高，模块化程度高，数据传输可靠性强，充分满足航空航天数据传输要求的优点。

关键词：路由单元路由器装置主处理单元复位单元晶振数据传输可靠性时序逻辑模块数据传输要求高数据带宽核心处理器电源单元航空航天连接电源路由功能数据带宽通信过程模块化路由主机配置协调

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共2页 << < 1 2 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：