检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

31 篇 专利

馆藏范围

31 篇 电子文献
0 种 纸本馆藏

日期分布

机构

3 篇 大唐微电子技术有...
2 篇 天津大学
2 篇 国民技术股份有限...
2 篇 北京淳中科技股份...
2 篇 珠海格力电器股份...
2 篇 北京航星机器制造...
1 篇 中国航天科工集团...
1 篇 上海步沫自动化设...
1 篇 中国运载火箭技术...
1 篇 山东岱微电子有限...
1 篇 四川赛狄信息技术...
1 篇 山东超越数控电子...
1 篇 中电科申泰信息科...
1 篇 山东超越数控电子...
1 篇 广州思睿芯科半导...
1 篇 昆腾微电子股份有...
1 篇 珠海零边界集成电...
1 篇 广东国天时空科技...
1 篇 成都智明达电子股...
1 篇 中移物联网有限公...

作者

3 篇 刘蕊丽
3 篇 李紫金
2 篇 陈乃阔
2 篇 高洪福
2 篇 李跃辉
2 篇 陈建波
2 篇 辛睿山
2 篇 陈园园
2 篇 王志涛
2 篇 张潇
2 篇 甄帅
2 篇 汪建生
2 篇 陈果
2 篇 滕达
2 篇 牛玉峰
2 篇 石道林
2 篇 薄伟国
2 篇 耿士华
2 篇 聂玉庆
2 篇 黎俊辉

语言

31 篇 中文

检索条件"主题词=时钟切换模块"

共 31 条记录，以下是21-30 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

一种基于FPGA的DDR处理电路及实现方法

一种基于FPGA的DDR处理电路及实现方法

引用

作者：耿士华滕达陈乃阔牛玉峰 250013 山东省济南市高新区孙村镇科航路2877号

本发明提供一种基于FPGA的DDR处理电路及实现方法，处理电路包括DDR接口，与DDR接口连接的延迟模块，与DDR接口连接的DDR输入寄存器模块，与延迟模块连接的时钟切换模块，与DDR输入寄存器模块连接的第一FIFO模块和第二FIFO模块,与时钟... 详细信息

标准号: CN107193529B

本发明提供一种基于FPGA的DDR处理电路及实现方法，处理电路包括DDR接口，与DDR接口连接的延迟模块，与DDR接口连接的DDR输入寄存器模块，与延迟模块连接的时钟切换模块，与DDR输入寄存器模块连接的第一FIFO模块和第二FIFO模块,与时钟切换模块连接的用户时钟模块，与第一FIFO模块和第二FIFO模块都连接的输出切换模块；时钟切换模块还与第一FIFO模块和第二FIFO模块连接；用户时钟模块还与输出切换模块，第一FIFO模块和第二FIFO模块连接；延迟模块还与DDR输入寄存器模块连接。本发明将DDR接口转换成通用的FIFO接口，满足FPGA的设计需求，十分方便易用。

关键词：时钟切换模块输入寄存器延迟模块输出切换模块处理电路模块连接用户时钟通用的转换

来源：评论

学校读者我要写书评

暂无评论

一种芯片时钟电路及其控制方法

一种芯片时钟电路及其控制方法

引用

作者：黎俊辉聂玉庆 519070 广东省珠海市前山金鸡西路

本发明提供一种芯片时钟电路及其控制方法。其中，芯片时钟电路包括多个时钟、时钟切换模块和控制模块，时钟包括逻辑或模块、时钟产生模块和触发器模块，通过时钟切换模块的输入端获取各个时钟产生的时钟clk信号，并选择一个时钟作为... 详细信息

标准号: CN110413041A

本发明提供一种芯片时钟电路及其控制方法。其中，芯片时钟电路包括多个时钟、时钟切换模块和控制模块，时钟包括逻辑或模块、时钟产生模块和触发器模块，通过时钟切换模块的输入端获取各个时钟产生的时钟clk信号，并选择一个时钟作为主时钟输出；控制模块实现对各个时钟的状态监测，并控制每个时钟的关闭或开启。通过控制模块实时监测芯片时钟信号的状态，并根据实际监测的结果，对时钟信号进行及时切换，确保芯片时钟信号具有高可靠性，使芯片处于稳定可靠的工作状态，通过计算机可读存储程序，即能保证芯片系统运行于较低功耗水平，又可选择给系统多提供一路时钟信号，提高芯片系统时钟的灵活性。

关键词：控制模块时钟切换模块芯片时钟信号时钟信号芯片时钟芯片系统电路时钟产生模块时钟clk信号触发器模块低功耗水平计算机可读存储程序高可靠性时钟产生时钟输出实时监测状态监测逻辑或输入端芯片监测保证

来源：评论

学校读者我要写书评

暂无评论

一种磁盘控制器

一种磁盘控制器

引用

作者：张杰 200120 上海市金山区金山卫镇钱鑫路299号129室

本发明公开了一种磁盘控制器，包括第一主板、第二主板和第三主板，所述第一主板包括命令解析模块、UDMA模式选择模块、双时钟发生器、时钟切换模块；所述第二主板包括CPU、主控接口控制器、闪存控制器和缓存模块；所述第三主板包括SRA... 详细信息

标准号: CN112083878A

本发明公开了一种磁盘控制器，包括第一主板、第二主板和第三主板，所述第一主板包括命令解析模块、UDMA模式选择模块、双时钟发生器、时钟切换模块；所述第二主板包括CPU、主控接口控制器、闪存控制器和缓存模块；所述第三主板包括SRAM控制器、数据缓冲区、寄存器控制器、配置和状态寄存器、子通道控制器、ECC硬件纠错逻辑、检验模块、带外数据处理模块、NAND闪存接口。本发明通过设置第一主板、第二主板和第三主板，通过第一主板、第二主板和第三主板之间的分工合作，有效的增加了磁盘控制器的读写效率，并且通过第一主板、第二主板和第三主板的设置，降低了每一个主板的工作量，从而降低了每一个主板的工作损耗，进一步增加了磁盘控制器的使用寿命。

关键词：主板磁盘控制器控制器寄存器控制器命令解析模块模式选择模块时钟切换模块数据处理模块闪存控制器时钟发生器数据缓冲区状态寄存器分工合作工作损耗检验模块纠错逻辑使用寿命主控接口子通道读写工作量配置

来源：评论

学校读者我要写书评

暂无评论

一种分布式系统及其时钟同步切换装置

一种分布式系统及其时钟同步切换装置

引用

作者：王征汪建生张潇杜天昊薄伟国王志涛 102200 北京市昌平区北清路中关村生命科学园生命园路4号院6号楼6层

本发明提供了一种分布式系统及其时钟同步切换装置，涉及时钟同步的技术领域，包括：网络模块，时钟恢复模块，时钟切换模块，信号处理模块和本地时钟模块；本地时钟模块用于生成第一本地时钟和第二本地时钟；网络模块用于获取网络数据... 详细信息

标准号: CN111432139A

本发明提供了一种分布式系统及其时钟同步切换装置，涉及时钟同步的技术领域，包括：网络模块，时钟恢复模块，时钟切换模块，信号处理模块和本地时钟模块；本地时钟模块用于生成第一本地时钟和第二本地时钟；网络模块用于获取网络数据，并将网络数据发送给时钟恢复模块；时钟恢复模块，用于在网络数据为正常情况下，根据网络数据将第一本地时钟倍频所产生的时钟恢复为同步时钟，并将同步时钟发送给时钟切换模块；时钟切换模块用于对第二本地时钟和同步时钟进行切换，并将输出的时钟发送给信号处理模块；信号处理模块，用于根据时钟切换模块输出的时钟对所收到的数据进行处理和输出控制，解决了分布式视频拼接器中的时钟不同步问题。

关键词：时钟切换模块网络数据时钟恢复模块信号处理模块同步时钟时钟模块时钟同步网络模块分布式视频分布式系统切换装置时钟倍频时钟恢复输出控制同步问题输出拼接器

来源：评论

学校读者我要写书评

暂无评论

一种芯片时钟电路及其控制方法

一种芯片时钟电路及其控制方法

引用

作者：黎俊辉聂玉庆 519015 广东省珠海市香洲区吉大景山路莲山巷8号1001室

标准号: CN110413041B

来源：评论

学校读者我要写书评

暂无评论

一种弹载、机载、车载数据处理印刷电路板输出端口结构

一种弹载、机载、车载数据处理印刷电路板输出端口结构

引用

作者：肖燕李非桃唐开东庄游彬陈国芹鄢冬斌王寻宇王凯唐杨陈春魏兴龙肖兴 610000 四川省成都市高新区西区新创路2号

本发明公开了一种弹载、机载、车载数据处理印刷电路板输出端口结构，包括壳体，壳体上设置有连接器，壳体内设置有PCB板，PCB板包括FPGA、时钟切换模块以及3个ADC，时钟切换模块通过第一同轴信号线缆与连接器连接，任意一个ADC均通过... 详细信息

标准号: CN112366482A

本发明公开了一种弹载、机载、车载数据处理印刷电路板输出端口结构，包括壳体，壳体上设置有连接器，壳体内设置有PCB板，PCB板包括FPGA、时钟切换模块以及3个ADC，时钟切换模块通过第一同轴信号线缆与连接器连接，任意一个ADC均通过第二同轴信号线缆与连接器连接；还包括加固段，加固段固定设置在壳体上，且加固段固定连接于第一同轴信号线缆和第二同轴信号线缆。本发明的目的在于提供一种弹载、机载、车载数据处理印刷电路板输出端口结构，通过增加一段加固段，将第一同轴信号线缆和第二同轴信号线缆固定在加固段上，从而减少第一同轴信号线缆和第二同轴信号线缆的晃动，避免出现畸变。

关键词：同轴信号线缆加固段壳体车载数据处理时钟切换模块连接器连接印刷电路板输出端口弹载连接器固定设置线缆固定畸变晃动体内

来源：评论

学校读者我要写书评

暂无评论

一种用于UART接口芯片的无毛刺自适应时钟切换方法

一种用于UART接口芯片的无毛刺自适应时钟切换方法

引用

作者：郑炜朱天成李鑫杨阳周津 300308 天津市东丽区空港经济区保税路357号

本发明公开了一种UART接口芯片的时钟切换方法，包括如下步骤：1)自适应时钟切换模块根据CPU并行写入的配置信息获得UART接口芯片的下一工作状态：输入时钟频率和波特率；2）计算UART接口芯片所需主时钟频率；3）比较所需主时钟频率与... 详细信息

标准号: CN103412615B

本发明公开了一种UART接口芯片的时钟切换方法，包括如下步骤：1)自适应时钟切换模块根据CPU并行写入的配置信息获得UART接口芯片的下一工作状态：输入时钟频率和波特率；2）计算UART接口芯片所需主时钟频率；3）比较所需主时钟频率与输入时钟频率，当所需主时钟频率高于输入时钟频率时，计算倍频率，打开倍频器，当所需主时钟频率低于输入时钟频率时，关闭倍频器；4）根据倍频器的开闭，进行芯片主时钟的切换。UART接口芯片包括一自适应时钟切换模块与芯片主时钟连接。本发明根据高速UART接口芯片当前的工作状态，以及CPU写入的下一个工作状态，自动地调整芯片的时钟策略，达到优化功耗的目的。

关键词：输入时钟频率主时钟频率倍频器时钟切换模块芯片主时钟写入配置信息时钟切换波特率自动地自适应功耗开闭并行优化

来源：评论

学校读者我要写书评

暂无评论

一种寄存器的配置电路以及一种集成电路芯片

一种寄存器的配置电路以及一种集成电路芯片

引用

作者：王赞亓磊黄金虎胡德才 250103 山东省济南市历城区彩石街道商业街D区23号

本申请公开了一种寄存器的配置电路，包括：时钟切换模块，用于当需要对目标集成电路芯片中目标功能模块的寄存器进行配置时，则根据目标控制信号输出与所述目标功能模块的时钟信号相一致的目标时钟信号；异步桥，与所述时钟切换模块相... 详细信息

标准号: CN114371876A

本申请公开了一种寄存器的配置电路，包括：时钟切换模块，用于当需要对目标集成电路芯片中目标功能模块的寄存器进行配置时，则根据目标控制信号输出与所述目标功能模块的时钟信号相一致的目标时钟信号；异步桥，与所述时钟切换模块相连，用于对目标主机所发送的源时钟域下的寄存器配置请求信号进行跨时钟域处理，以将所述源时钟域下的寄存器配置请求信号转换为目标时钟域下的寄存器配置请求信号；协议处理模块，与所述异步桥相连，用于根据所述目标时钟域下的寄存器配置请求信号对目标寄存器进行配置。通过该寄存器配置电路既能解决寄存器配置电路所存在的亚稳态问题，而且，也能够降低寄存器配置电路的结构复杂度和面积开销。

关键词：寄存器配置请求信号时钟切换模块电路目标时钟域目标功能源时钟域寄存器集成电路芯片跨时钟域处理目标控制信号目标时钟信号协议处理模块结构复杂度目标寄存器面积开销目标主机配置电路时钟信号亚稳态配置发送输出转换申请

来源：评论

学校读者我要写书评

暂无评论

一种基于场强自适应的时钟管理方法及装置

一种基于场强自适应的时钟管理方法及装置

引用

作者：李紫金刘蕊丽李建阳陈思迪 100094 北京市海淀区永嘉北路6号

本发明提供一种基于场强自适应的时钟管理方法及装置，上述方法包括以下步骤：芯片被唤醒时，若在非接触界面工作并使能场强自适应时钟切换参数，则目的时钟控制模块根据接收的场强指示信号的值，获取目的时钟值并将所述目的时钟值发送... 详细信息

标准号: CN104536512B

本发明提供一种基于场强自适应的时钟管理方法及装置，上述方法包括以下步骤：芯片被唤醒时，若在非接触界面工作并使能场强自适应时钟切换参数，则目的时钟控制模块根据接收的场强指示信号的值，获取目的时钟值并将所述目的时钟值发送至时钟频率切换控制模块；所述时钟频率切换控制模块根据接收的目的时钟值，调整时钟频率选择值并将调整后的所述时钟频率选择值输出至时钟切换模块；所述时钟切换模块根据接收的所述时钟频率选择值，输出时钟频率结果值。本发明采用硬件根据外部场强的高低配置芯片工作的时钟频率，并逐步切换到相应的目的时钟频率，实现了一种场强自适应的时钟管理方案。

关键词：场强自适应时钟频率切换时钟频率选择时钟切换模块控制模块时钟管理时钟频率芯片时钟控制模块输出时钟频率非接触界面场强指示调整时钟高低配置频率选择时钟切换使能唤醒发送输出外部

来源：评论

学校读者我要写书评

暂无评论

一种多时钟切换电路

一种多时钟切换电路

引用

作者：石道林 518057 广东省深圳市南山区高新技术产业园区深圳软件园3栋301、302

本发明公开一种多时钟切换电路，包括：数字控制模块和时钟选择模块，所述数字控制模块通过控制信号控制所述时钟选择模块，从备选的时钟信号中选择出两个准备切换的时钟信号，其特征在于：该电路还包括，时钟切换模块，同步控制模块和... 详细信息

标准号: CN103176504B

本发明公开一种多时钟切换电路，包括：数字控制模块和时钟选择模块，所述数字控制模块通过控制信号控制所述时钟选择模块，从备选的时钟信号中选择出两个准备切换的时钟信号，其特征在于：该电路还包括，时钟切换模块，同步控制模块和门控模块；所述时钟选择模块将所述两个时钟信号送入所述时钟切换模块中；所述数字控制模块发出第一选择信号给所述时钟切换模块，所述时钟切换模块切换时钟信号输出第一目标时钟；所述第一目标时钟一路输入到所述同步控制模块的输入端，经所述同步控制模块处理由输出端输出到所述门控模块的一输入端，所述第一目标时钟的另一路直接输入到所述门控模块的另一输入端，从而通过所述同步控制模块和门控模块屏蔽切换期间时钟毛刺，并过一定的周期，由所述门控模块输出稳定的第二目标时钟。该切换电路简单，可简化数字的控制。

关键词：门控模块时钟切换模块同步控制模块目标时钟时钟选择模块数字控制模块时钟信号输入端电路时钟信号输出控制信号时钟毛刺输出稳定选择信号备选的多时钟输出端屏蔽送入输出

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共4页 << < 1 2 3 4 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：