检索结果-内蒙古大学图书馆

本发明公开了一种基于时钟管理器和FPGA的串行/解串器时钟源，其工作原理为：FPGA接收背板传输来的主备份时钟信号，由于所采用时钟管理器本身的特点，上电后，FPGA可以输出主备份的时钟信号给第一时钟管理器和第二时钟管理器，第一时钟管理器和第二时钟管理器配置成功后，可以输出同相或不同相位频率的时钟，本发明中FPGA输出8路时钟信号给SerDes，第一时钟管理器和第二时钟管理器输出共8路时钟信号给SerDes，FPGA输出的时钟与两片时钟管理器输出的时钟构成主备份关系，实际工作中可以根据调试结果选择最终的时钟来源，方便设计的灵活性、提高设计的可靠性。

关键词：时钟管理器时钟信号备份备份关系工作原理时钟来源相位频率时钟源背板串器同相调试

来源：评论

学校读者我要写书评

暂无评论

一种基于时钟管理器和FPGA的串行/解串器时钟源

一种基于时钟管理器和FPGA的串行/解串器时钟源

引用

作者：倪建军赵建伟王建宇于双江荣鹏张磊林为秀闫静纯苏浩航程甘霖郭宇琨 100076 北京市丰台区南大红门路1号9201信箱5分箱

标准号: CN104267638B

关键词：时钟管理器输出时钟信号背板传输备份关系备份时钟工作原理结果选择配置成功时钟来源相位频率解串器时钟源备份上电调试

来源：评论

学校读者我要写书评

暂无评论

低电压时钟管理器MC100EP809

引用

国外电子元器件 2002年第12期 66-66页

来源：评论

学校读者我要写书评

暂无评论

基于FPGA的时间间隔测量系统的设计

引用

电子器件 2013年第6期36卷 825-827页

作者：瞿鑫吴云峰江桓李华栋郑天策电子科技大学能源科学与工程学院成都611731

为了解决电容充放电放大电路测量时间间隔的不稳定,采用复杂可编程芯片FPGA设计实现精密时间间隔的测量。FPGA的锁相环(PLL)电路得到高频时钟,时钟管理器(DCM)实现高速时钟移相,产生的内插时钟得到高精度时间测量。通过在光电回波脉冲... 详细信息

为了解决电容充放电放大电路测量时间间隔的不稳定,采用复杂可编程芯片FPGA设计实现精密时间间隔的测量。FPGA的锁相环(PLL)电路得到高频时钟,时钟管理器(DCM)实现高速时钟移相,产生的内插时钟得到高精度时间测量。通过在光电回波脉冲时间间隔测量系统中验证,该设计可以得到200ps的时间间隔测量精度。采用FPGA芯片设计的粗和细数字化测量系统,具有集成度高,性能稳定,抗干扰强,设计方便等优点,能广泛应用于科研和生产中。

关键词：时间间隔测量 FPGA 时钟管理器内插时钟

来源：评论

学校读者我要写书评

暂无评论

时钟门控电路、芯片和电子设备

时钟门控电路、芯片和电子设备

引用

作者：刘君 523860 广东省东莞市长安镇乌沙海滨路18号

本申请公开了一种时钟门控电路、芯片和电子设备，其中，时钟门控电路包括：多个时钟门控器，其接收多个第一工作时钟信号，基于对所述多个第一工作时钟信号的时钟门控处理获取多个第二工作时钟信号，并在多个门控使能信号的影响下，将... 详细信息

标准号: CN114527829B

本申请公开了一种时钟门控电路、芯片和电子设备，其中，时钟门控电路包括：多个时钟门控器，其接收多个第一工作时钟信号，基于对所述多个第一工作时钟信号的时钟门控处理获取多个第二工作时钟信号，并在多个门控使能信号的影响下，将所述多个第二工作时钟信号提供到多个目标负载；时钟管理器，分别接收来自所述多个目标负载的多个状态信号，并基于所述多个状态信号向所述多个时钟门控器提供所述多个门控使能信号。本申请可以提升电子设备的工作稳定性。

关键词：工作时钟信号时钟门控门控使能信号时钟门控电路电子设备多个目标状态信号工作稳定性时钟管理器申请芯片

来源：评论

学校读者我要写书评

暂无评论

时钟门控电路、芯片和电子设备

时钟门控电路、芯片和电子设备

引用

作者：刘君 523860 广东省东莞市长安镇乌沙海滨路18号

标准号: CN114527829A

关键词：工作时钟信号时钟门控门控使能信号时钟门控电路电子设备多个目标状态信号工作稳定性时钟管理器申请芯片

来源：评论

学校读者我要写书评

暂无评论

时钟频率调节模块、电路、方法、芯片和电子设备

时钟频率调节模块、电路、方法、芯片和电子设备

引用

作者：余志同张亚苹 314400 浙江省嘉兴市海宁市海宁经济开发区双联路128号科创中心B座263室

本申请涉及芯片技术领域，提供一种时钟频率调节模块、电路、方法、芯片和电子设备。所述模块包括：数字分离模块，用于将目标频率参数分离为两个频率参数，并将两个频率参数输出至逻辑计算模块；逻辑计算模块，用于将两个频率参数分别... 详细信息

标准号: CN117826935A

本申请涉及芯片技术领域，提供一种时钟频率调节模块、电路、方法、芯片和电子设备。所述模块包括：数字分离模块，用于将目标频率参数分离为两个频率参数，并将两个频率参数输出至逻辑计算模块；逻辑计算模块，用于将两个频率参数分别计算为两个待转化参数，并将两个待转化参数输出至配置寄存状态机；配置寄存状态机，用于对两个待转化参数进行参数转化，并将转化结果输出至时钟管理器，以供时钟管理器生成最终时钟频率。本申请提供的时钟频率调节模块可以在不改变时钟管理器固有的0.125Hz级别的频率参数调节精度的情况下，实现0.01Hz级别的频率参数调节精度，提高芯片的流片质量，进而提高芯片从设计到量产的效率。

关键词：频率参数时钟管理器逻辑计算模块时钟频率调节芯片状态机转化寄存输出目标频率参数数字分离模块芯片技术领域参数转化电子设备时钟频率量产流片配置申请电路

来源：评论

学校读者我要写书评

暂无评论

基于国产FPGA的多路SRIO接口时钟资源共享系统

基于国产FPGA的多路SRIO接口时钟资源共享系统

引用

作者：卿宰波张瑜周文徐金平 401120 重庆市渝北区仙桃街道数据谷中路103号第1-5层

本方案属于共享存储技术领域，具体涉及基于国产FPGA的多路SRIO接口时钟资源共享系统。包括：FPGA芯片，所述FPGA上设有：差分输入时钟缓冲器IBUFDS，用于对差分输入的第一电信号和第二电信号进行转换处理，得到单端信号；全局时钟缓冲... 详细信息

标准号: CN115017081B

本方案属于共享存储技术领域，具体涉及基于国产FPGA的多路SRIO接口时钟资源共享系统。包括：FPGA芯片，所述FPGA上设有：差分输入时钟缓冲器IBUFDS，用于对差分输入的第一电信号和第二电信号进行转换处理，得到单端信号；全局时钟缓冲器BUFG，用于对单端信号进行同步处理，得到无延迟的单端信号；混合模式时钟管理器MMCM，用于对无延迟的单端信号进行处理，得到多倍频的第一时钟信号；还得到第二时钟信号。本方案通过设置将逻辑时钟log_cl、物理层时钟phy_clk和高速串行收发器的并行数据时钟gt_pcs_clk均设置共享，满足了物理位置相邻、传输带宽相同的超过十路的SRIO接口的BUFG资源，减少了BUFG资源，降低了制造成本，具有较高的使用价值和推广价值。

关键词：单端信号缓冲器时钟信号延迟高速串行收发器资源共享系统时钟管理器物理层时钟并行数据传输带宽共享存储混合模式逻辑时钟全局时钟输入时钟同步处理物理位置制造成本转换处理倍频多路共享

来源：评论

学校读者我要写书评

暂无评论

基于国产FPGA的多路SRIO接口时钟资源共享系统

基于国产FPGA的多路SRIO接口时钟资源共享系统

引用

作者：卿宰波张瑜周文徐金平 401120 重庆市渝北区仙桃街道数据谷中路103号第1-5层

标准号: CN115017081A

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：