检索结果-内蒙古大学图书馆

中国激光 2025年第2期52卷 111-121页

作者：葛文博郭龑强林发定崔馨璇郭晓敏太原理工大学新型传感器与智能控制教育部重点实验室山西太原030024 太原理工大学物理学院山西太原030024

在光场高阶光子关联测量中,需要利用高精度时间数字转换器(TDC)实现对光子到达时间的精确测量,并且时间数字转换器对光子到达时间测量的精度起着决定性作用。本课题组利用现场可编程门阵列(FPGA)硬件平台研发了一种精确测量光子到达时间... 详细信息

在光场高阶光子关联测量中,需要利用高精度时间数字转换器(TDC)实现对光子到达时间的精确测量,并且时间数字转换器对光子到达时间测量的精度起着决定性作用。本课题组利用现场可编程门阵列(FPGA)硬件平台研发了一种精确测量光子到达时间的8通道高精度时间数字转换器采集系统。结合“粗计数”与“细测量”实现高精度测量,并发展了CARRY4两抽头(CO0和CO3)结构以构造抽头延迟链,从而实现细测量,在克服超前进位限制的同时有效提升了时间数字转换器的分辨率。通过使用切换输入级和双模式单计数器编码,将时间数字转换器的死区时间减少到一个系统时钟周期。采用码密度校准法对延迟单元的非线性时延进行校准,并通过千兆以太网进行数据传输。实验结果表明:研发的8通道高精度时间数字转换器的平均分辨率为34.7 ps,精度为26.3 ps;对于1模式,微分非线性范围为(-0.75t_(LSB),1.5t_(LSB)),其中t_(LSB)为系统的时间分辨率,积分非线性范围为(-2t_(LSB),2.8t_(LSB));对于0模式,微分非线性范围为(-0.76t_(LSB),1.32t_(LSB)),积分非线性范围为(-1.2t_(LSB),1.9t_(LSB))。最后,在时间相关单光子计数测量系统中对该时间数字转换器件进行验证,证明了该系统在多通道光子到达时间测量方面的可行性。

关键词：时间数字转换器光子到达时间现场可编程门阵列抽头延迟链码密度测试

来源：评论

学校读者我要写书评

暂无评论

基于时间数字转换器的高精度测速系统

引用

激光与光电子学进展 2025年第1期62卷 175-182页

作者：戴羿隆陈凯吴光贾梦辉邓伦华张三军华东师范大学精密光谱科学与技术国家重点实验室上海200241 华东师范大学公共创新服务平台物质表征中心上海200241

光幕式弹丸测速系统被广泛应用于飞行物速度测量和武器测试领域,但其测速精度很大程度上受到系统计时精度的限制。提出并搭建基于现场可编程门阵列和多相位时钟法时间数字转换器的光幕式弹丸测速系统,其计时分辨率达到312.5 ps,计时精度... 详细信息

光幕式弹丸测速系统被广泛应用于飞行物速度测量和武器测试领域,但其测速精度很大程度上受到系统计时精度的限制。提出并搭建基于现场可编程门阵列和多相位时钟法时间数字转换器的光幕式弹丸测速系统,其计时分辨率达到312.5 ps,计时精度为125.6 ps,最大计时量程达1.342 s。同时,针对现有光幕测速系统模拟测试方案采样少、响应慢的局限,基于皮秒脉冲激光器,设计了高速响应的模拟测试方案,所提测速系统的时间测量精度优于85 ns。当弹丸速度为1000 m/s时,测速系统的理论测速精度可达0.085‰。此外,通过弹丸射击测试对所提系统进行了检验。结果表明,该系统结构简单、成本较低、计时精度高,并且具备高度可拓展性,为提升光幕测速系统的测量精度提供了一种可行的方案。

关键词：光幕测速多相位时钟现场可编程门阵列时间数字转换器

来源：评论

学校读者我要写书评

暂无评论

基于FPGA的高精度时间数字转换器设计与实现

引用

电子与封装 2025年第1期25卷 35-41页

作者：项圣文包朝伟蒋伟唐万韬深圳市紫光同创电子有限公司广东深圳518000

高精度时间间隔测量是激光测距、雷达、示波器等多种科学和工程领域中的关键技术。为了提高测量的精确度,使用FPGA器件抽头延迟链实现高精度时间数字转换器(TDC),通过脉冲计数法和抽头延迟线法实现完整时钟周期和非完整时钟周期的测量,... 详细信息

高精度时间间隔测量是激光测距、雷达、示波器等多种科学和工程领域中的关键技术。为了提高测量的精确度,使用FPGA器件抽头延迟链实现高精度时间数字转换器(TDC),通过脉冲计数法和抽头延迟线法实现完整时钟周期和非完整时钟周期的测量,并提出一种使用锁相环(PLL)动态调相功能测量延迟链精度的方法,PLL调相精度为15.625 ps,通过多级延迟链级联取平均值的方式减小PLL调相精度引入的测量误差,最小测量误差为0.3125 ps。以紫光同创Logos2系列FPGA芯片实现TDC的设计,仿真验证和板级测试结果证明,使用50级延迟链能实现非完整时钟周期的测量,测量精度为71 ps,TDC时间间隔测量范围小于4.2950 ms。

关键词：时间数字转换器高精度 FPGA 进位链抽头延迟线

来源：评论

学校读者我要写书评

暂无评论

基于进位链的多通道时间数字转换器

引用

清华大学学报（自然科学版） 2013年第10期53卷 1391-1396页

作者：潘维斌龚光华李荐民清华大学工程物理系粒子技术与辐射成像教育部重点实验室北京100084

时间数字化技术广泛应用于现代大型物理实验和核医学仪器等领域。该文介绍了基于现场可编程门阵列(FPGA)进位链结构的时间数字转换器(TDC)的设计,研究了器件进位链结构、内核电压和环境温度对TDC精度的影响,并设计了独立的自标定机制。... 详细信息

时间数字化技术广泛应用于现代大型物理实验和核医学仪器等领域。该文介绍了基于现场可编程门阵列(FPGA)进位链结构的时间数字转换器(TDC)的设计,研究了器件进位链结构、内核电压和环境温度对TDC精度的影响,并设计了独立的自标定机制。使用该方法在低成本的Cyclone II系列FPGA上实现了32通道时间数字转换模块。测试结果表明:各通道TDC的性能一致,达到了25ps(均方根)的测量精度,信号周期和脉宽的测量精度分别好于35ps和45ps。该设计具有高密度、高精度和低成本的特点,可以满足大多数时间测量应用需求。

关键词：时间数字转换器进位链现场可编程门阵列(FPGA)

来源：评论

学校读者我要写书评

暂无评论

基于多级放大结构的高速低功耗时间数字转换器设计

引用

北京大学学报（自然科学版） 2018年第2期54卷 299-306页

作者：范传奇贾嵩王振宇严伟吴泽波北京大学软件与微电子学院北京100871 教育部微电子器件和电路重点实验室北京大学信息科学技术学院北京100871

提出一种多级放大时间数字转换器新型结构。该结构由粗测和细测组成,粗测部分利用延时链得到小于一个延时单元的关键余量,并设计了面积小、功耗低的关键余量选择逻辑。细测部分,利用两倍时间放大器和过半判断器从高位到低位依次产生4位... 详细信息

提出一种多级放大时间数字转换器新型结构。该结构由粗测和细测组成,粗测部分利用延时链得到小于一个延时单元的关键余量,并设计了面积小、功耗低的关键余量选择逻辑。细测部分,利用两倍时间放大器和过半判断器从高位到低位依次产生4位二进制码。在SMIC 65 nm工艺下仿真,新型结构的分辨率为1.44ps,量程为736 ps,转换速度可达470 MS/s,在100 MHz频率下,平均功耗仅为1.3 m W。对两倍时间放大器设计了校准电路,提高了抵抗PVT的能力,得到良好的积分非线性。

关键词：时间数字转换器时间放大器高速低功耗

来源：评论

学校读者我要写书评

暂无评论

一种通用的时间数字转换器码密度校准信号产生方法及其实现

引用

电子与信息学报 2021年第8期43卷 2121-2127页

作者：李海涛李斌康田耕阮林波赵前吕宗璟强脉冲辐射环境模拟与效应国家重点实验室西安710024

该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法,该方法基于相干采样理论,通过合理设置TDC主时钟和校准信号之间的频率差,结合输出信号保持电路,产生校准用的随机信号,在码密度校准过程中,随机信号均匀分布在TDC的延时... 详细信息

该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法,该方法基于相干采样理论,通过合理设置TDC主时钟和校准信号之间的频率差,结合输出信号保持电路,产生校准用的随机信号,在码密度校准过程中,随机信号均匀分布在TDC的延时路径上,实现对TDC的bin-by-bin校准。基于Xilinx公司的28 nm工艺的Kintex-7现场可编程门阵列(FPGA)内部的进位链实现一种plain TDC,利用该方法校准plain TDC的码宽(抽头延迟时间),研究校准了2抽头方式下的TDC的性能参数,时间分辨率(对应TDC的最低有效位,Least Significant Bit,LSB)为24.9 ps,微分非线性为(–0.84~3.1)LSB,积分非线性为(–5.0~2.2)LSB。文中所述的校准方法采用时钟逻辑资源实现,多次测试考核结果表明,单个延时单元的标准差优于0.5 ps。该校准方法采用时钟逻辑资源代替组合逻辑资源,重复性、稳定性较好,实现了对plain TDC的高精度自动校准。该方法同样适用于其他类型的TDC的码密度校准。

关键词：时间数字转换器码密度校准相干采样 TDC主时钟校准信号

来源：评论

学校读者我要写书评

暂无评论

时间数字转换器（TDC）的噪声整形技术研究

时间数字转换器（TDC）的噪声整形技术研究

引用

作者：王硕西安电子科技大学

学位级别：硕士

随着集成电路的发展,CMOS工艺特征尺寸不断减小,从而使更快的开关速度和更高的晶体管集成密度的实现变得更加容易。但与此同时,MOS管的本征增益与电源电压亦不断下降,这为高性能模拟电路的设计带来了严峻的挑战。而在这种情况下,数字电... 详细信息

随着集成电路的发展,CMOS工艺特征尺寸不断减小,从而使更快的开关速度和更高的晶体管集成密度的实现变得更加容易。但与此同时,MOS管的本征增益与电源电压亦不断下降,这为高性能模拟电路的设计带来了严峻的挑战。而在这种情况下,数字电路却随着工艺的提升获得了更快的速度与更低的功耗。于是越来越多的电路应用倾向于采用数字电路实现,例如在模数转换方面就提出了一种不同于模数转换器的新型转换技术,即把电压域的信号处理转向时间域的信号处理,因此,时间数字转换器作为时间域的典型结构受到了更为广泛的关注。随着研究的持续进步,时间数字转换器的分辨率和量化范围不断提高,已成功应用于航空航天、遥感定位、电子测量、雷达等多个领域。但随之而来的,是对TDC的精度和线性度方面提出了更高的要求,片内的失配及带内噪声已成为无法忽略的限制TDC性能的关键因素。本文主要基于Vernier GRO TDC结构对时间域的噪声整形技术进行了详细的研究,针对限制TDC精度和线性度的带内噪声与片内失配进行了优化。电路采用Flash TDC+Vernier GRO TDC的两级时间数字转换器结构,很好地兼顾了大量化范围和高精度。对于Flash TDC,采用缓冲器作为延迟单元以保证较好的线性度,采用延迟锁定环(DLL)锁定延时链的延时,抑制PVT的影响,提高电路的鲁棒性。对于Vernier GRO TDC,通过采用快慢双GRO环路,利用Vernier算法的高精度和GRO的噪声整形提高了TDC的分辨率;通过GRO环路的桶移位算法,对延迟单元的失配进行了一阶整形,解决了片内失配的问题。同时,本文还对Flash TDC和Vernier GRO TDC结构中存在的缺陷进行了优化。在第一级Flash TDC中,通过采用新的比较器和量化方案,解决采样电路中采样延迟的不匹配以及触发器的亚稳态问题;在第二级Vernier GRO TDC中,采用多路径的延迟单元,改善了GRO环路中固有的偏移误差,从而确保了完整的一阶噪声整形效果。本文基于TSMC 65nm CMOS工艺,采用Flash TDC+Vernier GRO TDC的两级时间数字转换器结构,在工作电压为1.2V,200MHz采样频率下,实现量化范围5ns,原始分辨率5ps。通过对输出数据进行FFT分析,结果显示带内噪声92fs,有效分辨率318.7fs,实现了完整的一阶噪声整形。

关键词：时间数字转换器门控环形振荡器延迟锁定环噪声整形电压时间转换器

来源：评论

学校读者我要写书评

暂无评论

基于时间数字转换器的数字输出电子式互感器校验系统

引用

电力自动化设备 2014年第10期34卷 164-168页

作者：范洁程含渺季欣荣陈刚周玉陈霄易永仙江苏省电力公司电力科学研究院江苏南京211103 华中科技大学电气与电子工程学院湖北武汉430074

为了提高基于高精度采集卡的数字输出电子式互感器校验系统的相位测量精度,分析了其相位测量误差产生的原因。基于此,提出通过时间数字转换器(TDC)测量采集卡从触发采样到开始采样的时间差,再将该时间差换算为角度以校正相位,给出了所... 详细信息

为了提高基于高精度采集卡的数字输出电子式互感器校验系统的相位测量精度,分析了其相位测量误差产生的原因。基于此,提出通过时间数字转换器(TDC)测量采集卡从触发采样到开始采样的时间差,再将该时间差换算为角度以校正相位,给出了所提方法在校验系统中的实现方法。对应用所提方法的校验系统的准确度进行理论分析,结果表明其测量准确度为0.05级,可用于校验精度为0.2级及以下的电子式互感器。

关键词：电子式互感器校验系统采样非同步时间数字转换器相位校正测量误差

来源：评论

学校读者我要写书评

暂无评论

时间数字转换器的设计与应用研究

时间数字转换器的设计与应用研究

引用

作者：汤丽珍湘潭大学

学位级别：硕士

三维成像技术是在二维成像技术的基础上引入了景深的数据,为用户提供了更加逼真的视觉体验,受到用户的好评。三维图像传感器具有广泛的市场前景,这从3D电影的风靡便可见一斑。作为相对前沿的一种三维成像方法,直接飞行时间法具有一些独... 详细信息

三维成像技术是在二维成像技术的基础上引入了景深的数据,为用户提供了更加逼真的视觉体验,受到用户的好评。三维图像传感器具有广泛的市场前景,这从3D电影的风靡便可见一斑。作为相对前沿的一种三维成像方法,直接飞行时间法具有一些独特的优势,例如:测量精度高、速度快、系统体积小和系统鲁棒性高,具有非常重要的研究意义。光子以光速在空间中传播,直接飞行时间法就是准确获得从发射光脉冲到传感器接收到回波的时间,再将时间和距离进行代换,从而得到景深的数据。因此,设计出一种高精度时间间隔测量电路是实现直接飞行时间法三维成像的关键。本文从三维成像的应用背景出发,对高精度时间间隔测量电路——时间数字传感器进行了深入的研究,分析了各种时间数字传感器的基础结构,对比它们在各项性能指标方面的表现,选定了两步式时间数字传感器作为重点研究对象。本文基于GSMC 0.18μm CMOS工艺设计了一种基于脉冲计数器与延迟线结构的两步式时间数字转换器,位数为10 bit,在285 MHz的参考时钟频率下工作,达到了219 ps的时间分辨精度与112 ns的动态范围,在线性度的表现上,其微分非线性误差与积分非线性误差分别为±0.52 LSB与±0.80 LSB,时间测量的失调误差不超过3.5%。与此同时,本文基于所设计的两步式时间数字传感器设计了用于三维成像的像素读出电路。采用雪崩光电二极管作为光子探测器件,除了最主要的模块——时间数字转换器之外,像素读出电路还包括前端电路、接口电路等电路子单元。本文所设计的像素面积为110μm2,帧速率1.5 MHz。最后,对像素进行了阵列化设计与版图设计,阵列规格为16×16,阵列面积为2000μm×2300μm。

关键词：时间数字转换器直接飞行时间法三维成像

来源：评论

学校读者我要写书评

暂无评论

基于时间放大技术的时间数字转换器的设计

引用

电子测量与仪器学报 2022年第4期36卷 98-105页

作者：郭围围尹勇生龚号孟煦陈珍海邓红辉合肥工业大学微电子设计研究所合肥230601 教育部IC设计网上合作研究中心合肥230601 黄山学院信息工程学院黄山245041

本文基于时间放大技术设计了一种两步式的时间数字转换器(TDC),可应用于高精度的飞行测量领域。本设计采用SMIC 55 nm CMOS工艺,采用环形延时TDC作为粗量化电路,采用游标式TDC作为细量化电路。游标式TDC的精度受到延时失配限制,导致在... 详细信息

本文基于时间放大技术设计了一种两步式的时间数字转换器(TDC),可应用于高精度的飞行测量领域。本设计采用SMIC 55 nm CMOS工艺,采用环形延时TDC作为粗量化电路,采用游标式TDC作为细量化电路。游标式TDC的精度受到延时失配限制,导致在设计时难以突破更高精度的要求。时间放大器通过放大粗量化产生的时间余量,并继续进行第二次细量化,降低了细量化电路的设计难度。针对传统时间放大器输入范围有限以及放大精确度不足的弊端,提出一种新的时间放大器结构,具有精确放大宽范围输入时间间隔的能力。仿真结果表明,采用该种时间放大器的TDC可实现的分辨率为3.7 ps,测量范围为80 ns,微分非线性(DNL)为0.73 LSB,积分非线性(INL)为0.95 LSB,该设计能够在高线性度下更好地兼顾TDC的分辨率与测量范围。

关键词：时间数字转换器分辨率测量范围时间放大器时间余量

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：