检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

8 篇 专利

馆藏范围

8 篇 电子文献
0 种 纸本馆藏

日期分布

机构

4 篇 英飞凌科技奥地利...
1 篇 清华四川能源互联...
1 篇 中国科学院苏州纳...
1 篇 清华大学
1 篇 德克萨斯大学
1 篇 恩益禧电子股份有...

作者

2 篇 k.普吕格尔
2 篇 h-j.舒尔策
2 篇 达尼·克拉夫特
2 篇 f.希尔勒
2 篇 h.斯特拉克
2 篇 赵应山
2 篇 达里尔·加利波
2 篇 a.莫德
2 篇 r.贝尔格
2 篇 w.莱纳特
1 篇 白睿航
1 篇 张耀辉
1 篇 周文鹏
1 篇 宋贺伦
1 篇 莫海锋
1 篇 杰迪普·库尔卡尼
1 篇 希德加塔·v·斯林瓦...
1 篇 曾嵘
1 篇 赵彪
1 篇 余占清

语言

8 篇 中文

检索条件"主题词=构造半导体器件"

共 8 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

半导体器件和用于构造半导体器件的方法

半导体器件和用于构造半导体器件的方法

引用

作者：赵应山达尼·克拉夫特达里尔·加利波奥地利菲拉赫

公开了一种半导体器件和用于构造半导体器件的方法。在一个示例中，该方法包括在第一印刷电路板的一个或更多个接触垫的每个接触垫中钻出空腔以形成一个或更多个空腔。第一印刷电路板包括嵌入式集成电路和一个或更多个金属层。该方法还... 详细信息

标准号: CN109121291B

公开了一种半导体器件和用于构造半导体器件的方法。在一个示例中，该方法包括在第一印刷电路板的一个或更多个接触垫的每个接触垫中钻出空腔以形成一个或更多个空腔。第一印刷电路板包括嵌入式集成电路和一个或更多个金属层。该方法还包括在第一印刷电路板的底表面之下形成用于第二印刷电路板的一个或更多个第一金属层。该方法还包括在一个或更多个空腔中形成导电材料。导电材料将第一印刷电路板的一个或更多个接触垫电耦合至第二印刷电路板。该方法还包括在第一印刷电路板的顶表面之上形成用于第二印刷电路板的一个或更多个第二金属层。

关键词：印刷电路板接触垫导电材料空腔构造半导体器件嵌入式集成电路半导体器件第二金属层第一金属层电耦合顶表面金属层

来源：评论

学校读者我要写书评

暂无评论

半导体器件和用于构造半导体器件的方法

半导体器件和用于构造半导体器件的方法

引用

作者：赵应山达尼·克拉夫特达里尔·加利波奥地利菲拉赫

标准号: CN109121291A

关键词：印刷电路板接触垫导电材料空腔构造半导体器件嵌入式集成电路半导体器件第二金属层第一金属层电耦合顶表面金属层

来源：评论

学校读者我要写书评

暂无评论

半导体器件的建模及设计的方法、存储介质及计算机设备

半导体器件的建模及设计的方法、存储介质及计算机设备

引用

作者：莫海锋宋贺伦茹占强张耀辉 215123 江苏省苏州市苏州工业园区若水路398号

本发明公开了一种半导体器件的建模方法，具体包括：将获取的构造半导体器件的模拟器件结构所需的参数生成半导体器件的模拟器件结构；对模拟器件结构进行仿真，根据仿真结果生成模拟器件结构的待验证模型并进行性能验证；若性能验证结... 详细信息

标准号: CN109800464A

本发明公开了一种半导体器件的建模方法，具体包括：将获取的构造半导体器件的模拟器件结构所需的参数生成半导体器件的模拟器件结构；对模拟器件结构进行仿真，根据仿真结果生成模拟器件结构的待验证模型并进行性能验证；若性能验证结果符合预设目标，则输出待验证模型作为半导体器件的模型，否则，则调整参数，并重复上述步骤。本发明还公开了一种半导体器件的制造方法，将模型对应的参数作为半导体器件设计的参考。本发明还公开了一种存储介质。本发明也公开了一种计算机设备。本发明可实现了从半导体器件的参数到半导体器件性能的快速仿真，降低了半导体器件建模的成本，同时辅助半导体器件制造，降低半导体器件制造的迭代周期和加工测试成本。

关键词：半导体器件模拟器件性能验证建模半导体器件设计半导体器件性能半导体器件制造构造半导体器件验证辅助半导体计算机设备参数生成存储介质调整参数迭代周期仿真结果加工测试快速仿真器件制造预设目标输出参考重复制造

来源：评论

学校读者我要写书评

暂无评论

一种基于饱和电抗器的快恢复二极管小电流振荡抑制方法

一种基于饱和电抗器的快恢复二极管小电流振荡抑制方法

引用

作者：赵彪白睿航余占清曾嵘周文鹏刘佳鹏陈政宇 100084 北京市海淀区清华园

本发明提供一种基于饱和电抗器的快恢复二极管小电流振荡抑制方法，所述采用带磁芯的饱和电抗器构造半导体器件功率模块，所述带磁芯的饱和电抗器通过如下步骤获得：A、对于所述半导体器件功率模块，以空芯可调电抗作为换流电抗器，调... 详细信息

标准号: CN113098457A

本发明提供一种基于饱和电抗器的快恢复二极管小电流振荡抑制方法，所述采用带磁芯的饱和电抗器构造半导体器件功率模块，所述带磁芯的饱和电抗器通过如下步骤获得：A、对于所述半导体器件功率模块，以空芯可调电抗作为换流电抗器，调节所述空芯可调电抗的电抗值为在发生一开关行为时不使所述半导体器件功率模块换流时损坏的第一预期值；B、反复增大所述空芯可调电抗的感值，直到任何电流下开关行为都不会导致低电流振荡，确认此时所述空芯可调电抗的感值L；C、基于所述步骤B中得到的感值L，确定所述带磁芯的饱和电抗器不饱和时的感值，以设计所述带磁芯的饱和电抗器。本发明所实现的IGCT模块体积小，振荡抑制效果好，效率高。

关键词：饱和电抗器可调电抗带磁空芯功率模块半导体器件振荡抑制构造半导体器件快恢复二极管换流电抗器开关行为不饱和低电流体积小下开关小电流振荡电抗换流

来源：评论

学校读者我要写书评

暂无评论

3D IC及可配置ASIC的纳米制造和设计技术

3D IC及可配置ASIC的纳米制造和设计技术

引用

作者：希德加塔·V·斯林瓦森帕拉斯·阿杰伊阿西姆·赛亚尔马克·麦克德莫特杰迪普·库尔卡尼美国德克萨斯州奥斯汀

本技术的多个实施例提供了超高密度异质集成，其通过纳米精度的取放组装实现。例如，一些实施例提供了使用预制块(PFB)的模块化组装技术的集成。这些PFB可在一个或多个源晶圆上制造。然后，可以采用取放技术将PFB选择性地布置在目标晶... 详细信息

标准号: CN112970107A

本技术的多个实施例提供了超高密度异质集成，其通过纳米精度的取放组装实现。例如，一些实施例提供了使用预制块(PFB)的模块化组装技术的集成。这些PFB可在一个或多个源晶圆上制造。然后，可以采用取放技术将PFB选择性地布置在目标晶圆上，从而可以高效制造纳米级对准的3D堆叠集成电路(N3‑SI)和微米级模块化组装式ASIC(M2A2)。一些实施例包括采用取放组装来构建尺寸任意大于标准光刻场尺寸26×33mm的构造半导体器件的系统和技术。

关键词：取放模块化组装晶圆组装构造半导体器件堆叠集成电路高效制造标准光纳米级微米级构建异质预制对准制造

来源：评论

学校读者我要写书评

暂无评论

防止半导体器件退化的方法、半导体器件及其制造方法

防止半导体器件退化的方法、半导体器件及其制造方法

引用

作者： A.莫德 F.希尔勒 W.莱纳特 R.贝尔格 K.普吕格尔 H-J.舒尔策 H.斯特拉克奥地利菲拉赫

本发明涉及防止半导体器件退化的方法、半导体器件及其制造方法。提供一种用于防止半导体器件电特征劣化的方法。该方法包括：提供具有形成电介质-半导体界面的第一半导体区和带电的电介质层的半导体器件。第一半导体区的多数载流子具... 详细信息

标准号: CN102347215B

本发明涉及防止半导体器件退化的方法、半导体器件及其制造方法。提供一种用于防止半导体器件电特征劣化的方法。该方法包括：提供具有形成电介质-半导体界面的第一半导体区和带电的电介质层的半导体器件。第一半导体区的多数载流子具有第一电荷类型。带电的电介质层包括第一电荷类型的固定电荷。固定电荷的单位面积载流子密度被配置，使得带电的电介质层相对于并入在第一半导体区中生成的热的多数载流子而被屏蔽。此外，提供一种免受热载流子影响的半导体器件和一种用于构造半导体器件的方法。此外，给出了分别具有带有负固定电荷的介电层的功率半导体器件和垂直半导体晶体管，以及给出了一种针对这样的器件借助原子层沉积的制造方法。

关键词：半导体器件载流子半导体电介质层固定电荷电荷类型电介质功率半导体器件构造半导体器件垂直半导体原子层沉积载流子密度介电层晶体管劣化屏蔽退化

来源：评论

学校读者我要写书评

暂无评论

防止半导体器件退化的方法、半导体器件及其制造方法

防止半导体器件退化的方法、半导体器件及其制造方法

引用

作者： A.莫德 F.希尔勒 W.莱纳特 R.贝尔格 K.普吕格尔 H-J.舒尔策 H.斯特拉克奥地利菲拉赫

标准号: CN102347215A

来源：评论

学校读者我要写书评

暂无评论

半导体器件及其制造方法

半导体器件及其制造方法

引用

作者：须藤仁介日本神奈川县

构造半导体器件100，使其具有：半导体衬底102，其具有在其表面部分中形成的第一电导率型半导体区域104(第一电导率型区域)；肖特基势垒二极管的阳极146(金属电极)，其形成在第一电导率型半导体区域104上；第二电导率型保护环114，其形... 详细信息

标准号: CN100576570C

构造半导体器件100，使其具有：半导体衬底102，其具有在其表面部分中形成的第一电导率型半导体区域104(第一电导率型区域)；肖特基势垒二极管的阳极146(金属电极)，其形成在第一电导率型半导体区域104上；第二电导率型保护环114，其形成在第一电导率型半导体区域104表面部分中沿着阳极146周边；隔离绝缘薄膜108，其形成在沿着第一电导率型半导体区域104表面部分中的保护环114周边并且与其隔开、以将阳极146与其它区域隔离；以及阳极形成掩模110a，其覆盖落在阳极146和隔离绝缘薄膜108之间的部分中的半导体衬底表面并且与阳极146的端部接触。

关键词：电导率阳极半导体区域隔离绝缘薄膜保护环肖特基势垒二极管半导体衬底表面构造半导体器件半导体衬底金属电极区域隔离隔开掩模接触

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共1页 << < 1 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：