检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

63 篇 专利

馆藏范围

63 篇 电子文献
0 种 纸本馆藏

日期分布

机构

4 篇 株式会社半导体能...
4 篇 南京理工大学
3 篇 瑞萨电子株式会社
3 篇 浙江大学
3 篇 铠侠股份有限公司
2 篇 上海华虹宏力半导...
2 篇 株式会社电装
2 篇 安世有限公司
2 篇 中芯国际集成电路...
2 篇 国际商业机器公司
2 篇 深圳方正微电子有...
2 篇 株式会社东芝
2 篇 北大方正集团有限...
2 篇 广州市南沙区北科...
2 篇 北京纳米能源与系...
2 篇 深圳市冠禹半导体...
2 篇 富士电机株式会社
2 篇 西安理工大学
2 篇 北京信息科技大学
2 篇 东芝存储器株式会...

作者

6 篇 日冈健
4 篇 吴文
4 篇 小沼利光
4 篇 山本睦夫
4 篇 黄同德
4 篇 张宏勇
4 篇 竹村保彦
4 篇 广木正明
2 篇 福田纯一
2 篇 安井感
2 篇 肖德元
2 篇 陈光
2 篇 董明利
2 篇 石金成
2 篇 宋亮
2 篇 久本大
2 篇 冈田大介
2 篇 潘光燃
2 篇 柳平康辅
2 篇 g·i·梅杰

语言

63 篇 中文

检索条件"主题词=栅极施加电压"

共 63 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

漏极延伸的NMOS结构及其制造方法

漏极延伸的NMOS结构及其制造方法

引用

作者：田志陈昊瑜邵华 201203 上海市浦东新区康桥东路298号1幢1060室

本发明提供一种漏极延伸的NMOS结构，包括衬底，衬底上形成有STI以定义出高压有漏端延展NMOS的有源区；有源区上形成有绝缘隔离结构，绝缘隔离结构的两侧分别形成有厚度不同的低压栅氧化层和中压栅氧化层，低压栅氧化层的厚度低于中压... 详细信息

标准号: CN117199138A

本发明提供一种漏极延伸的NMOS结构，包括衬底，衬底上形成有STI以定义出高压有漏端延展NMOS的有源区；有源区上形成有绝缘隔离结构，绝缘隔离结构的两侧分别形成有厚度不同的低压栅氧化层和中压栅氧化层，低压栅氧化层的厚度低于中压栅氧化层，低、中压栅氧化层间形成有位于绝缘隔离结构外侧处的高压区N型扩散掺杂区；低、中压栅氧化层和绝缘隔离结构上形成有栅极，高压区N型扩散掺杂区用于在栅极施加电压后形成导电通道；栅极靠近低压栅氧化层的有源区上利用掺杂形成有低压源极，栅极靠近中压栅氧化层的有源区上形成有中压轻浅掺杂区、中压漏极。本发明能够防止低、中压栅氧化层二者交界处的有源区氧化，改善中压区域氧化硅去除后导致的差别。

关键词：中压栅氧化层源区绝缘隔离结构低压栅氧化层扩散掺杂高压区衬底漏极栅极施加电压导电通道掺杂区低压源交界处氧化层氧化硅漏端去除压栅延展掺杂延伸

来源：评论

学校读者我要写书评

暂无评论

绝缘体上硅MOS器件动态击穿电压的测试方法

绝缘体上硅MOS器件动态击穿电压的测试方法

引用

作者：连晓谦陈寒顺凌耀君 214028 江苏省无锡市国家高新技术产业开发区新洲路8号

本发明涉及一种SOI MOS器件动态击穿电压的测试方法，包括先后对漏极施加逐渐递增的漏极电压循环进行击穿测试的步骤，其中击穿测试包括：步骤A，对栅极施加电压Vg，量测漏极电流；步骤B，判断当前漏极电流是否是第一漏极电流前值的a1... 详细信息

标准号: CN103389443A

本发明涉及一种SOI MOS器件动态击穿电压的测试方法，包括先后对漏极施加逐渐递增的漏极电压循环进行击穿测试的步骤，其中击穿测试包括：步骤A，对栅极施加电压Vg，量测漏极电流；步骤B，判断当前漏极电流是否是第一漏极电流前值的a₁倍以上，若是，则将当前漏极电压作为动态击穿电压进行记录，结束测试；否则执行步骤C；步骤C，判断当前漏极电流是否在第二漏极电流前值的1/a₂以下，若是，则将当前漏极电压作为烧毁电压进行记录，结束测试；否则执行步骤D；步骤D，判断Vg是否达到上限，若是，则进入下一漏极电压下的击穿测试循环，否则将当前Vg增大后返回步骤A。本发明能够准确测得烧毁电压，准确地反映器件对电压的承受能力。

关键词：漏极电压电流击穿电压栅极施加电压测试方法测试循环测漏

来源：评论

学校读者我要写书评

暂无评论

功率器件栅氧化层可靠性评估方法

功率器件栅氧化层可靠性评估方法

引用

作者：和巍巍汪之涵唐宏浩 518118 广东省深圳市坪山区坑梓街道办事处秀新社区锦绣中路14号深福保现代光学厂区B栋201

本申请的实施例提供一种功率器件栅氧化层可靠性评估方法，包括：在多个功率器件的栅极施加电压，以在预设温度下进行预设时间的高温栅偏压试验；测试经过所述高温栅偏压试验后的所述功率器件的静态参数，并剔除处于失效状态的功率器件... 详细信息

标准号: CN115684859A

本申请的实施例提供一种功率器件栅氧化层可靠性评估方法，包括：在多个功率器件的栅极施加电压，以在预设温度下进行预设时间的高温栅偏压试验；测试经过所述高温栅偏压试验后的所述功率器件的静态参数，并剔除处于失效状态的功率器件；确认所述多个功率器件是否失效；若所述多个功率器件没有失效，则将所述功率器件的栅极电压以预设梯度进行递增，并在预设温度下进行预设时间的高温栅偏压试验，直到所述多个功率器件全部失效；对失效的功率器件进行剖片分析；处理所述多个功率器件的失效情况并计算故障率。本申请的实施例可以对功率器件的可靠性进行评估，测试使用的器件数量少，节约测试分析成本。

关键词：功率器件预设高温栅试验栅极施加电压可靠性评估测试分析静态参数失效状态栅极电压栅氧化层测试故障率剖片申请剔除递增节约评估分析

来源：评论

学校读者我要写书评

暂无评论

半导体存储装置以及控制半导体存储装置的方法

半导体存储装置以及控制半导体存储装置的方法

引用

作者：日岡健日本东京

本发明关于半导体存储装置及控制半导体存储装置的方法。半导体存储装置包括第1及第2串。第1串包括与源极线串联连接的第1晶体管、与所述第1晶体管串联连接的第2晶体管及串联连接在所述第2晶体管与位线之间的第1单元晶体管。第2串包括... 详细信息

标准号: CN111081300A

本发明关于半导体存储装置及控制半导体存储装置的方法。半导体存储装置包括第1及第2串。第1串包括与源极线串联连接的第1晶体管、与所述第1晶体管串联连接的第2晶体管及串联连接在所述第2晶体管与位线之间的第1单元晶体管。第2串包括与所述源极线串联连接的第3晶体管、与所述第3晶体管串联连接的第4晶体管及串联连接在所述第4晶体管与所述位线之间的第2单元晶体管。在读取时，所述第4晶体管的栅极被施加使所述第4晶体管断开的电压，在开始对所述第1单元晶体管的栅极施加电压之后，所述第4晶体管的栅极被施加与施加给所述源极线的电压实质上相同的电压。

关键词：晶体管半导体存储装置单元晶体管源极线晶体管串联施加位线栅极施加电压晶体管断开读取电压实质

来源：评论

学校读者我要写书评

暂无评论

开关LDMOS器件及制造方法

开关LDMOS器件及制造方法

引用

作者：杨新杰金锋乐薇张晗宋亮 201203 上海市浦东新区张江高科技园区祖冲之路1399号

本发明公开了一种开关LDMOS器件，在半导体衬底中具有第一阱中，包含有所述开关LDMOS器件的LDD区及第二导电类型的第一体掺杂区；在所述的LDD区中，具有作为源区的第一重掺杂区，在第一体掺杂区中，具有作为漏区的第二重掺杂区；在栅极... 详细信息

标准号: CN111370491B

本发明公开了一种开关LDMOS器件，在半导体衬底中具有第一阱中，包含有所述开关LDMOS器件的LDD区及第二导电类型的第一体掺杂区；在所述的LDD区中，具有作为源区的第一重掺杂区，在第一体掺杂区中，具有作为漏区的第二重掺杂区；在栅极结构之下、LDD区与体掺杂区之间的半导体衬底表层形成所述开关LDMOS器件的沟道，在栅极施加电压超过所述LDMOS器件的阈值电压时，沟道反型使得源区与漏区之间导通；所述LDD区及体掺杂区远离栅极结构的一侧均具有场氧或者STI，所述场氧或者STI的一侧是与LDD中的第一重掺杂区或第一体掺杂区的第二重掺杂区相接。本发明体掺杂区以更高的离子注入的能量和离子注入的剂量实现提高器件的击穿电压BV且缩小器件尺寸的目的。

关键词：体掺杂区重掺杂区栅极结构场氧衬底漏区源区半导体离子栅极施加电压导电类型沟道反型击穿电压阈值电压导通沟道

来源：评论

学校读者我要写书评

暂无评论

提升闪存数据保持能力的方法、装置及存储设备

提升闪存数据保持能力的方法、装置及存储设备

引用

作者：吴雪刘晓健秦东润王嵩康雷 100192 北京市海淀区西小口路66号中关村东升科技园•北领地B-6号楼A座9层A905室

本发明提供了一种提升闪存数据保持能力的方法、装置及存储设备，该方法包括：获取存储介质中各个闪存存储单元的等效驻留时间和各个闪存存储单元所属物理块的磨损状态参数；查找存储介质中存在的目标存储单元，根据各个目标存储单元所... 详细信息

标准号: CN117666957A

本发明提供了一种提升闪存数据保持能力的方法、装置及存储设备，该方法包括：获取存储介质中各个闪存存储单元的等效驻留时间和各个闪存存储单元所属物理块的磨损状态参数；查找存储介质中存在的目标存储单元，根据各个目标存储单元所属物理块的磨损状态参数确定待补偿的目标存储单元，所述目标存储单元为等效驻留时间大于预设的驻留时间阈值且其所在闪存颗粒处于空闲状态的闪存存储单元；对待补偿的目标存储单元的栅极施加电压信号，以减缓相应闪存存储单元的阈值电压的漂移速度。本发明通过在存储单元栅极施加电压的方法来减缓阈值电压的漂移速度，提升闪存数据保持能力的，从而减少数据刷新的频率，提高固态硬盘的工作性能。

关键词：目标存储单元闪存存储单元驻留漂移存储介质磨损状态闪存数据阈值电压物理块存储单元栅极栅极施加电压参数确定存储设备工作性能固态硬盘空闲状态施加电压数据刷新闪存预设查找

来源：评论

学校读者我要写书评

暂无评论

一种半导体晶体管及其制备方法

一种半导体晶体管及其制备方法

引用

作者：王晓波 710000 陕西省西安市高新区科技三路融城云谷B座12楼1206E

本发明公开了一种半导体晶体管及其制备方法，采用第三代半导体氮化镓及其化合物为外延材料，通过掺杂形成P型和N型区，利用异质结材料表面的2DEG作为导电通道，同时利用金属和二氧化硅来作为栅极，在栅极未施加电压时，源极和漏极之间... 详细信息

标准号: CN113948569A

本发明公开了一种半导体晶体管及其制备方法，采用第三代半导体氮化镓及其化合物为外延材料，通过掺杂形成P型和N型区，利用异质结材料表面的2DEG作为导电通道，同时利用金属和二氧化硅来作为栅极，在栅极未施加电压时，源极和漏极之间相当于N‑i‑P‑i‑N结构，无法导通，通过在栅极施加电压，使得源极和漏极下方的N‑AlGaN中的电子被电场吸引到表面层，于源极和漏极两处的AlGaN/GaN所形成的2DEG形成导电通道，N‑i‑P‑i‑N结构可以增大击穿电压，提升产品电压特性，2DEG的导电通道可以提升电子迁移率，相比半导体本身的多子导电通道，提升了开关相应速率和频率。

关键词：导电通道漏极源极半导体半导体晶体管栅极施加电压电子迁移率异质结材料电场电压特性二氧化硅击穿电压施加电压外延材料表面层氮化镓第三代速率和导通制备掺杂金属吸引

来源：评论

学校读者我要写书评

暂无评论

一种LDMOS器件

一种LDMOS器件

引用

作者：王爽许凯高大为吴永玉肖佳 310058 浙江省杭州市西湖区余杭塘路866号

本发明公开一种LDMOS器件。本发明包括衬底、位于衬底内的漂移区和体区，以及位于衬底之上、且横跨漂移区和体区的第一栅极，还包括位于漂移区的场板中的第二栅极，用于降低漂移区的掺杂浓度，有助于耗尽区在横向方向上的扩展，同时调... 详细信息

标准号: CN118016718A

本发明公开一种LDMOS器件。本发明包括衬底、位于衬底内的漂移区和体区，以及位于衬底之上、且横跨漂移区和体区的第一栅极，还包括位于漂移区的场板中的第二栅极，用于降低漂移区的掺杂浓度，有助于耗尽区在横向方向上的扩展，同时调控靠近漏极一侧场板拐角处的电场强度分布，优化器件击穿电压。本发明利用对分离的栅极施加电压调控LDMOS器件靠近漏极一侧拐角处电场强度以及耗尽区宽度，能够在不改变导通电阻情况下改善击穿电压。

关键词：漂移区衬底击穿电压拐角处耗尽区场板漏极体区电场强度分布栅极施加电压导通电阻横向方向优化器件调控横跨掺杂

来源：评论

学校读者我要写书评

暂无评论

一种提取GaN HEMT器件热源模型的方法

一种提取GaN HEMT器件热源模型的方法

引用

作者：李姚郑子轩蒲红斌 710048 陕西省西安市碑林区金花南路5号

本发明公开了一种提取GaN HEMT器件热源模型的方法，包括：使用半导体参数分析仪对漏极和栅极施加电压，测量器件的饱和漏电流，并计算耗散功率；利用红外热像仪测试器件的工作结温T；利用有限元软件建立器件电热耦合模型，根据工作结... 详细信息

标准号: CN113505504A

本发明公开了一种提取GaN HEMT器件热源模型的方法，包括：使用半导体参数分析仪对漏极和栅极施加电压，测量器件的饱和漏电流，并计算耗散功率；利用红外热像仪测试器件的工作结温T；利用有限元软件建立器件电热耦合模型，根据工作结温校准器件电热耦合模型，得到器件电热耦合模型；利用器件电热耦合模型获取器件的结温分布，根据器件的结温分布建立一维热源模型；利用有限元软件根据一维热源模型建立三维热模型，并对三维热模型进行调整，使其与校准后的器件电热耦合模型仿真结果一致，得到GaN HEMT器件热源模型。克服了实验上利用红外热成像法和电学法对器件结温测量的偏差；热仿真模型精度高且计算量小，易于实现。

关键词：电热耦合热源模型工作结温热模型结温三维红外热成像法模型仿真结果栅极施加电压半导体参数饱和漏电流红外热像仪热仿真模型测量器件测试器件耗散功率模型获取校准器件电学法分析仪计算量器件结校准漏极测量

来源：评论

学校读者我要写书评

暂无评论

一种MOSFET测试方法及系统

一种MOSFET测试方法及系统

引用

作者：李伟高苗苗 518000 广东省深圳市宝安区航城街道三围社区泰华梧桐工业园雨水(2A)栋3层

本发明公开了一种MOSFET测试方法及系统，包括对MOSFET的栅极施加逐渐增加的电压，得到栅极电压与漏源电流的曲线，获得阈值电压，持续施加不同的电流，记录对应的漏源电压，计算得到导通电阻，调整漏源电压至指定范围内，监控温度和电... 详细信息

标准号: CN118068154A

本发明公开了一种MOSFET测试方法及系统，包括对MOSFET的栅极施加逐渐增加的电压，得到栅极电压与漏源电流的曲线，获得阈值电压，持续施加不同的电流，记录对应的漏源电压，计算得到导通电阻，调整漏源电压至指定范围内，监控温度和电流稳定性，获得最大漏源电流，对栅极施加电压，监测栅极氧化层是否有损坏迹象等；能够全面评估MOSFET的电气性能参数，包括阈值电压、导通电阻、最大漏源电流、最大栅源电压、漏极击穿电压、高频下的电容特性、开关时间和体二极管特性等，同时，通过监测温升和计算热阻，可以评估MOSFET的散热能力，测试结果对于MOSFET的设计、生产和应用至关重要，能够确保其在不同工作条件下的可靠性和稳定性，进而提升整个电子系统的性能和安全性。

关键词：漏源电流导通电阻漏源电压阈值电压测试方法及系统施加电气性能参数栅极施加电压电流稳定性栅极氧化层电容特性电子系统击穿电压全面评估散热能力体二极管栅极电压栅源电压逐渐增加监测漏极热阻温升监控评估记录应用生产

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共7页 << < 1 2 3 4 5 6 7 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：