时间交织模数转换器(Time-interleaved Analog to Digital Converters,TIADC)是高速数据中心、毫米波脉冲雷达以及移动通信基站等通信系统向高频化、数字化发展的关键组成部分,对各类电子通信系统的发展起着至关重要的推动作用。由于...
详细信息
时间交织模数转换器(Time-interleaved Analog to Digital Converters,TIADC)是高速数据中心、毫米波脉冲雷达以及移动通信基站等通信系统向高频化、数字化发展的关键组成部分,对各类电子通信系统的发展起着至关重要的推动作用。由于版图设计和芯片制造工艺偏差等影响,导致各个子ADC通道之间呈现出不同的参数,由此所形成的通道间参数失配问题将严重限制TIADC的无杂散动态范围(Spurious-free-dynamic-range,SFDR)和信号噪声失真比(Signal-to-noise-distortion-ratio,SNDR)等核心性能指标。本论文针对TIADC的通道间失配问题,重点研究消除失配误差的数字前台校准和后台校准技术,实现显著改善性能的目的。论文的主要工作和创新点:(一)研究了TIADC通道间采样时刻失配的前台校准技术,提出了一种基于单路数字混频的前台校准算法,利用本地数字正弦与输入正弦信号的混频调制作用估计出采样时刻失配参数并通过数字滤波技术进行误差校正。该算法有效解决前台校准算法中的相位模糊问题,且不受通道间失调失配的干扰。对于一个12位四通道TIADC模型,寄存器传输级(Register transfer level,RTL)仿真结果表明,校准后采样时刻失配误差谱线的幅值均被抑制到-80d B以下,SNDR和SFDR分别达到71.6d B和80.8d BFS。(二)研究了TIADC通道间采样时刻失配的后台校准技术,提出了三种后台校准算法并进行了交叉比较:1)一种基于互相关函数自提取的后台校准算法,该算法能够适用于任意通道数的TIADC设计场景,不需要任何模拟辅助通道的参与以及互相关函数的一阶导数求解过程。对于一个12位四通道TIADC模型,行为级仿真结果表明,校准后SNDR和SFDR分别达到74.0d B和96.3d BFS;2)一种基于数字过零域均衡的后台校准算法,相较于同类校准算法,不需要额外设计抗PVT和模拟辅助电路中的比较器失调校准电路。对于一个10位四通道TIADC模型,行为级仿真结果表明,校准后SNDR和SFDR分别达到60.8d B和74.1d BFS;3)一种基于两级差值运算的后台校准算法,通过对相邻通道子ADC的输出进行两级差值以及矩阵运算,求解出各通道采样时刻失配参数并通过数字滤波技术实现误差校正。该算法不需要设置导数滤波器进行误差估计,且所有通道可以实现同时校准,突破了现有算法中不同通道之间有校准先后次序的要求。对于一个12位四通道TIADC模型,行为级仿真结果表明,校准后SNDR和SFDR分别达到74.0d B和100.7d BFS。论文对以上三种校准算法进行了交叉比较,结果表明基于两级差值运算的后台校准算法拥有最快的收敛速度,最佳的校准效果以及相对较低的设计复杂度。因此对其进行了RTL设计与仿真,结果表明,对于一个12位四通道TIADC模型,校准后采样时刻失配误差谱线的幅值均被抑制到-80d B以下,SNDR和SFDR分别达到71.7d B和80.8d BFS,失配参数达到收敛时所需的采样点数仅为4000点。(三)研究了TIADC中通道间失调、增益和采样时刻失配的综合校准技术,提出了一种基于同频数字正交本振的前台综合校准算法,相较于现有算法,避免了模拟辅助电路的设置,且不需要引入大量的矩阵和傅里叶反变换运算。通过相位差消除技术和反正切函数的近似计算,实现了较好校准性能并节省了设计资源。RTL仿真结果表明,对于一个12位四通道TIADC模型,校准后采样时刻失配误差谱线的幅值均被抑制到-82d B以下,SNDR和SFDR分别达到72.6d B和83.7d BFS。论文对基于单路数字混频的采样时刻失配前台校准算法、基于两级差值运算的采样时刻失配后台校准算法和基于同频数字正交本振的综合校准算法进行了RTL设计与FPGA实现,并结合基于12位3.6Gsps的TIADC评估板搭建测试系统进行了硬件测试分析。测试结果表明,对于基于单路数字混频的采样时刻失配前台校准算法,在498MHz正弦输入频率下,校准前后SNDR和SFDR分别提升7.8 d B和20.4 d B;对于基于两级差值运算的采样时刻失配后台校准算法,在498MHz和1448MHz正弦输入频率下,校准前后SNDR分别提升8.8 d B和15.6 d B,SFDR分别提升20.3 d B和25.7 d B;对于基于同频数字正交本振的综合校准算法,在498MHz和1448MHz正弦输入频率下,校准前后SNDR分别提升27.4 d B和24.5 d B,SFDR分别提升35.7 d B和30.7 d B。同时,以上所有提出的校准算法在校准后均能够将误差杂散的幅值抑制到-76d B以下。最后,在TSMC 4
暂无评论