检索结果-内蒙古大学图书馆

清华大学学报（自然科学版） 2002年第10期42卷 1419-1422页

作者：李树国周润德清华大学微电子学研究所北京100084

模乘器的面积过大和速度较慢是影响公钥密码体制 RSA在智能卡应用中的主要问题。文中针对 Montgomery模乘算法进行了分析和改进 ,提出了一种新的适合于智能卡应用的高基模乘器结构。由于模乘器采用两个并行 16bit乘法器和两个流水的加法... 详细信息

模乘器的面积过大和速度较慢是影响公钥密码体制 RSA在智能卡应用中的主要问题。文中针对 Montgomery模乘算法进行了分析和改进 ,提出了一种新的适合于智能卡应用的高基模乘器结构。由于模乘器采用两个并行 16bit乘法器和两个流水的加法器 ,使得它有效地降低了芯片面积、提高了运算速度 ,从而实现了智能卡公钥密码体制 RSA的数字签名与认证。仿真表明 :在基于华邦 0 .5μm工艺下 ,模乘器 VLSI实现共用 85 0 0个门 ,在 2 0 MHz的时钟频率下 ,加密 10 2 4bit的数据模幂乘运算平均时间仅需 3 42 ms。这个指标优于当今电子商务的加密处理器。

关键词：智能卡公钥密码体制 Montgomery算法数据加密模乘器数字签名模幂乘运算

来源：评论

学校读者我要写书评

暂无评论

一种用于ECC密码体制的模乘器设计

引用

微电子学 2006年第3期36卷 344-346,351页

作者：毛天然李树国清华大学微电子学研究所北京100084

提出了一种基于Montgomery算法的模乘器。与现有结构相比,由于采用了多级流水线的乘法器结构,提高了系统的时钟频率;并通过引入预计算单元,解决了流水线停顿的问题,提高了系统的并行性,减少了所需的时钟数。该模乘器位长233位,基于SMIC ... 详细信息

提出了一种基于Montgomery算法的模乘器。与现有结构相比,由于采用了多级流水线的乘法器结构,提高了系统的时钟频率;并通过引入预计算单元,解决了流水线停顿的问题,提高了系统的并行性,减少了所需的时钟数。该模乘器位长233位,基于SMIC 0.18μm最坏工艺的综合结果表明,电路的关键路径最大时延为3.8 ns,芯片面积2 mm2。一次模乘计算只需要108个时钟周期,适合ECC密码体制的应用要求。

关键词：蒙哥马利算法模乘器 ECC RSA

来源：评论

学校读者我要写书评

暂无评论

基于余数系统蒙哥马利模乘器的RSA密码算法

引用

计算机仿真 2021年第1期38卷 221-225页

作者：程雨芊李智超山东大学(威海) 山东威海264209

当前RSA密码算法无法实现RSA加解密阶段大数模乘运算,因此提出基于余数系统蒙哥马利模乘器的RSA密码算法。依据余数系统模计算性能优势,构建二进制数值表示形式与运算法则表达式。采用Xilinx Virtex-Ⅱ平台与双模式乘法器,创建余数系统... 详细信息

当前RSA密码算法无法实现RSA加解密阶段大数模乘运算,因此提出基于余数系统蒙哥马利模乘器的RSA密码算法。依据余数系统模计算性能优势,构建二进制数值表示形式与运算法则表达式。采用Xilinx Virtex-Ⅱ平台与双模式乘法器,创建余数系统蒙哥马利模乘器硬件部分,通过四状态调度控制器控制模乘器。基于模乘器算术逻辑单元,完成算法中的乘法与乘累加运算。根据蒙哥马利模乘去除取模阶段的除法运算形式,运用模乘因子界定基转换算法,并采取一种近似方法将除法运算替换为移位操作,依据数据依赖关系对算法性能与芯片面进行折中处理,通过改变特殊基完成RSA密码算法构建。仿真结果表明,研究算法素数采集速率与加密速率高,算法执行时间短,加密效果更好。

关键词：余数系统蒙哥马利模乘器密码算法取模

来源：评论

学校读者我要写书评

暂无评论

改进的高速可伸缩双域模乘器设计及实现

引用

微电子学与计算机 2009年第2期26卷 111-114页

作者：仲先海徐金甫严迎建解放军信息工程大学电子技术学院河南郑州450004

基于多精度双域Montgomery模乘算法实现了一个可伸缩双域模乘器.模乘器处理单元采用新颖的三时钟结构代替传统的双时钟结构缩短关键路径延时,提高了时钟频率.使用SMIC0.18μmCOMS标准单元工艺库综合后,模乘器的时钟频率最大能达到240MHz... 详细信息

基于多精度双域Montgomery模乘算法实现了一个可伸缩双域模乘器.模乘器处理单元采用新颖的三时钟结构代替传统的双时钟结构缩短关键路径延时,提高了时钟频率.使用SMIC0.18μmCOMS标准单元工艺库综合后,模乘器的时钟频率最大能达到240MHz,计算256bit有限域GF(p)上的模乘只需要0.23μs.

关键词： Montgomery 模乘器双有限域可伸缩

来源：评论

学校读者我要写书评

暂无评论

一种基于分部K-RED模约减算法的格密码模乘器

一种基于分部K-RED模约减算法的格密码模乘器

引用

作者：崔益军仲俊杰李梦雪芮康康王辈王成华刘伟强 211106 江苏省南京市江宁区将军大道29号

本发明公开了一种基于分部K‑RED模约减算法的格密码模乘器，包括二输入乘法器、约减模块、修正模块、二输入加法器和二选一多路选择器；所述二输入乘法器的两个输入端口用来接收相应的两个模乘数据，二输入乘法器的输出端口与约减模块... 详细信息

标准号: CN118151889B

本发明公开了一种基于分部K‑RED模约减算法的格密码模乘器，包括二输入乘法器、约减模块、修正模块、二输入加法器和二选一多路选择器；所述二输入乘法器的两个输入端口用来接收相应的两个模乘数据，二输入乘法器的输出端口与约减模块的输入端口相连接，约减模块的输出端口与修正模块的输入端口相连接，二输入加法器的两个输入端口分别是修正模块的输出和格密码中的模数q，二选一多路选择器的两个输入端口分别是修正模块的输出和二输入加法器的输出，二选一多路选择器的输出端口用于输出两个待模乘数据与模数q的模乘结果。本发明可以高效地完成格密码方案中的模约减运算，有效地减少了硬件资源的消耗。

关键词：输入端口修正模块二选一多路选择器二输入加法器输出端口乘法器模乘输出模数模约减算法有效地减少硬件资源减运算模乘器模约分部消耗

来源：评论

学校读者我要写书评

暂无评论

一种基于VIVADO平台的SM2椭圆曲线素数域模乘器的FPGA实现方法

一种基于VIVADO平台的SM2椭圆曲线素数域模乘器的FPGA实现方法

引用

作者：杨静春蒋鑫徐松艳赵静远崔朝阳杜方琼 100076 北京市丰台区南大红门路1号

本发明提供一种基于VIVADO平台的SM2椭圆曲线素数域模乘器的FPGA实现方法，对模乘计算采用了单独模块来完成，和使用多个模块的实现方式相比，减少了模块交互额外占用的时钟；并将可以同时计算且互不影响的部分尽量放在一个时钟，将并... 详细信息

标准号: CN117667017A

本发明提供一种基于VIVADO平台的SM2椭圆曲线素数域模乘器的FPGA实现方法，对模乘计算采用了单独模块来完成，和使用多个模块的实现方式相比，减少了模块交互额外占用的时钟；并将可以同时计算且互不影响的部分尽量放在一个时钟，将并行尽可能最大化；通过优化加减法运算过程和运算中的wire变量，一方面可以将许多操作并行计算，减少时钟数；另一方面，wire变量由组合逻辑电路实现，如果wire变量的表达式足够精简，则组合逻辑电路的复杂度也会降低，从而提高时序可靠性，降低LUT数量和实现面积；本发明一次模乘计算只需要5个时钟，按照最大时钟频率106.2925MHz，吞吐量可达5442.176Mbps，实现后模块的逻辑资源仅使用5694个LUT，达到在VIVADO平台下SM2模乘器的可靠、快速和低功耗的实现效果。

关键词：组合逻辑电路模乘器加减法运算时序并行计算单独模块逻辑资源模块交互时钟频率椭圆曲线低功耗复杂度和运算时钟数素数域最大化次模对模吞吐量并行占用优化

来源：评论

学校读者我要写书评

暂无评论

一种基于巴雷特约减的模乘器及约减计算方法

一种基于巴雷特约减的模乘器及约减计算方法

引用

作者：粟涛陈晓洁 510275 广东省广州市海珠区新港西路135号

本发明公开了一种基于巴雷特约减的模乘器及约减计算方法，模乘器包括：二输入乘法器、两个子模块、两个二输入减法器以及二选一多路选择器；本发明在硬件上实现了针对特殊模量优化的巴雷特模乘单器，并将约减计算方法的移位步骤进一步... 详细信息

标准号: CN116755658A

本发明公开了一种基于巴雷特约减的模乘器及约减计算方法，模乘器包括：二输入乘法器、两个子模块、两个二输入减法器以及二选一多路选择器；本发明在硬件上实现了针对特殊模量优化的巴雷特模乘单器，并将约减计算方法的移位步骤进一步优化，减少了加法器所需的位宽，从而带来更低的资源消耗。本发明可以降低约减计算方法中所需的位宽并降低硬件资源的消耗，可广泛应用于模乘器的设计与应用领域。

关键词：模乘器位宽二选一多路选择器二输入减法器移位步骤硬件资源资源消耗乘法器加法器单器模乘优化消耗应用

来源：评论

学校读者我要写书评

暂无评论

一种用于智能卡的Montgomery模乘器的数据处理方法及系统

一种用于智能卡的Montgomery模乘器的数据处理方法及系统

引用

作者：龚宗跃王振顾申 100094 北京市海淀区永嘉北路6号

本发明公开了一种用于智能卡的Montgomery模乘器的数据处理方法及系统，包括：通过4s2+7s次乘法运算获得Montgomery模乘器的运算结果的低位2s个字；采用32x32位的乘法器分别计算出axb和mxn的w位结果；通过4s2‑4s次乘法运算获得Montgomer... 详细信息

标准号: CN104598199B

本发明公开了一种用于智能卡的Montgomery模乘器的数据处理方法及系统，包括：通过4s²+7s次乘法运算获得Montgomery模乘器的运算结果的低位2s个字；采用32x32位的乘法器分别计算出axb和mxn的w位结果；通过4s²‑4s次乘法运算获得Montgomery模乘器的运算结果的高位2s个字；采用32x32位的乘法器分别计算出axb和mxn的w位结果。通过本发明的方案，能够在硬件规模和功耗基本不变的情况下，使算法执行速度大幅提高。

关键词：模乘器乘法运算运算结果乘法器算法执行硬件规模数据处理智能卡低位功耗

来源：评论

学校读者我要写书评

暂无评论

一种可配置的蒙哥马利模乘器

一种可配置的蒙哥马利模乘器

引用

作者：田静吴博王中风刘戬 210023 江苏省南京市栖霞区仙林大道163号

本申请公开了一种可配置的蒙哥马利模乘器，该模乘器包括输入存储单元、第一预设数值个处理单元、迭代输入单元、相加单元、第一输出单元、输出移位单元、第二输出单元和周期控制单元，其中，第一预设数值个处理单元用于接收输入数据，... 详细信息

标准号: CN114924708A

本申请公开了一种可配置的蒙哥马利模乘器，该模乘器包括输入存储单元、第一预设数值个处理单元、迭代输入单元、相加单元、第一输出单元、输出移位单元、第二输出单元和周期控制单元，其中，第一预设数值个处理单元用于接收输入数据，并对输入数据进行移位处理，周期控制单元通过计数值控制每个计数中周期处理单元、迭代输入单元、相加单元和第一输出单元的输出。本申请公开的模乘器可以通过改变处理单元的数目实现对其对应算法的参数的改变，从而改变运算的周期数和消耗的硬件资源，使模乘器能够满足对硬件面积和延时需求不同的密码系统的需要。

关键词：输出单元模乘器周期控制单元处理单元输入单元相加单元迭代预设蒙哥马利模乘器改变处理单元接收输入数据输入存储单元可配置的密码系统输出移位数值控制延时需求移位处理硬件资源周期处理面积和周期数算法申请运算消耗输出

来源：评论

学校读者我要写书评

暂无评论

一种SM2算法并行模乘器

一种SM2算法并行模乘器

引用

作者：陈付龙刘扬李宗平张亭亭谢冬沈展齐学梅程桂花徐晟 241002 安徽省芜湖市九华南路189号

本发明实施方式提供一种并行SM2算法模乘器，属于数据加密计算技术领域。所述模乘器包括：至少一个改进乘法器和有限状态机控制器。本发明提供的一种SM2算法并行模乘器通过采用由前处理电路、多路器、乘法器以及后处理电路构成的改进乘... 详细信息

标准号: CN111722833B

本发明实施方式提供一种并行SM2算法模乘器，属于数据加密计算技术领域。所述模乘器包括：至少一个改进乘法器和有限状态机控制器。本发明提供的一种SM2算法并行模乘器通过采用由前处理电路、多路器、乘法器以及后处理电路构成的改进乘法器执行并行乘法，利用大数乘法karatsuba算法和国家密码管理局推荐素数P256约减算法都基于分治的特点，将模乘的乘法和约减分段并行执行，在保证速度提高的同时，减少了资源的消耗。

关键词：算法乘法器模乘器并行国家密码管理局计算技术领域状态机控制器素数后处理电路并行乘法并行执行大数乘法数据加密多路器前处理乘法模乘分段电路改进消耗保证

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：