设计了一款面向100BaseTX以太网的收发器芯片.该收发器接收端采用模拟线性均衡和判决式反馈均衡(DFE)的混合结构,并采用模数转化器在数字域实现自适应均衡和基线漂移补偿.为了降低功耗和减小芯片面积,提出了一种连续时间线性均衡气和可变增益放大器共享电阻、电容的电路结构.该收发器采用0.13μm 1.2 V CMOS工艺实现,线缆传输距离大于100m.
本篇论文以无刷直流电机作为应用背景,而无刷电机稳定工作需用数字信号处理器（Digital Signal Processor,DSP）来控制,而作为DSP中的交互桥梁——模数转换器（Analog-to-Digital Converter,ADC）,其设计至关重要。本文设计了一款12位...
详细信息
本篇论文以无刷直流电机作为应用背景,而无刷电机稳定工作需用数字信号处理器（Digital Signal Processor,DSP）来控制,而作为DSP中的交互桥梁——模数转换器（Analog-to-Digital Converter,ADC）,其设计至关重要。本文设计了一款12位混合结构的流水线ADC,并在ADC前端加了可编程增益放大器（Programmable Gain Amplifier,PGA）以提升精度。本文的主要工作包括:
（1）调查研究了流水线ADC的国内外发展情况,概述了流水线ADC的工作原理,并且还分析了流水线ADC的误差来源。
（2）分析了ADC的功耗来源并从系统和电路两方面着手降低功耗,在系统层次上,缩减采样电容并将流水线ADC级数进行最优化;在电路层次上,移除采样保持电路以及相邻流水级共用一个运放,但会带来输入范围变小、孔径误差、输出冲突以及量化出错等问题,通过改进比较器结构、匹配两条信号路径、增加共享开关以及采用subranged SAR结构来解决上述问题,最后还对流水线ADC系统建模以指导电路设计。
（3）设计了一个PGA以提升ADC的精度,较原来的ADC精度,最小可分辨精度从0.8 m V变为0.03 m V,实现了16位ADC的精度。
（4）完成了ADC信号处理模块的设计,包括电路和版图设计,最后还参与了所负责模块的流片测试。
基于SMIC 40 nm工艺流片,整个ADC信号处理模块面积为1.42 mm2,其中PGA模块面积为0.19 mm×0.08 mm,ADC模块面积为1.3 mm×1.08 mm。测试结果表明:3.3 V电源供电下,5.714 MS/s采样率时,无杂散动态范围为84.26 d B,信噪失真比为67.60 d B,模块功耗为45.54 m W,符合低功耗和设计指标要求。
暂无评论