检索结果-内蒙古大学图书馆

作者：姜超西安电子科技大学

学位级别：硕士

NAND闪存由于其读写速度快、存储密度高、功耗低等诸多优点,已经成为当前数据存储领域中一种具有很强竞争力的存储介质。随着闪存存储密度的持续增加,闪存芯片尺寸不断缩减,噪声干扰会影响闪存存储系统的可靠性。具有较强纠错能力的LDP... 详细信息

NAND闪存由于其读写速度快、存储密度高、功耗低等诸多优点,已经成为当前数据存储领域中一种具有很强竞争力的存储介质。随着闪存存储密度的持续增加,闪存芯片尺寸不断缩减,噪声干扰会影响闪存存储系统的可靠性。具有较强纠错能力的LDPC码已经被一些厂商采纳为NAND闪存的差错控制技术,来提高闪存系统的可靠性。然而LDPC码常用的软判决译码算法复杂度较高,译码时延较大。本文研究的LDPC码复杂度低的比特翻转译码算法,可以有效提高闪存存储系统的可靠性。本文针对LDPC码几种比特翻转译码算法进行了系统研究,提出了改进的梯度下降比特翻转译码算法;通过分析几种噪声干扰对闪存单元阈值电压的影响,确定了闪存单元阈值电压分布;给出了面向NAND闪存的比特翻转译码算法,来提高闪存系统可靠性。文章主要工作如下:1.介绍了NAND闪存的结构、操作模型和三种错误类型;阐述了LDPC码的分类及表示方法,概述了LDPC码的软判决译码算法和硬判决译码算法两类迭代译码算法。2.在详细分析LDPC码几种典型的比特翻转译码算法的基础上,通过增加可靠度外信息权重,提出了改进的LDPC码梯度下降比特翻转译码算法;仿真结果表明,与梯度下降比特翻转译码算法相比,所设计的改进梯度下降比特翻转译码算法能够获得更好的译码性能。3.通过深入分析闪存的单元间干扰、数据保持噪声与随机电报噪声三类噪声干扰对闪存单元阈值电压分布的影响,根据这些噪声的影响程度确定了噪声干扰下闪存单元阈值电压分布;利用阈值电压软感知方法,给出了NAND闪存的LDPC码比特翻转译码算法。仿真结果表明,该译码算法能有效提高闪存存储系统的可靠性。

关键词： NAND闪存 LDPC码比特翻转译码算法加权比特翻转译码算法闪存单元阈值电压分布

来源：评论

学校读者我要写书评

暂无评论

LDPC码多位比特翻转译码算法研究

LDPC码多位比特翻转译码算法研究

引用

作者：李一昂华中科技大学

学位级别：硕士

1962年提出的低密度奇偶校验码(Low-Density Parity-Check, LDPC)作为一种优秀的线性分组码，使用的是消息传递的迭代译码，在性能上已经被证明非常接近香农极限。但是LDPC码在提出时限于当时机器的计算能力，直至近年来才被人们所重新... 详细信息

1962年提出的低密度奇偶校验码(Low-Density Parity-Check, LDPC)作为一种优秀的线性分组码，使用的是消息传递的迭代译码，在性能上已经被证明非常接近香农极限。但是LDPC码在提出时限于当时机器的计算能力，直至近年来才被人们所重新发现并开始进行研究。\n 常见的LDPC译码算法有硬判决算法和软判决算法两种。前者的计算相对简单，译码更快，对硬件设备要求也较小，但是译码性能较差；后者利用了更多接收到的信息，计算相对复杂，译码更慢，对设备要求较高，但译码性能更好。本文主要研究硬判决译码算法。\n 本文从Gallager博士提出的硬判决比特翻转算法出发，研究了由此发展而来的两比特翻转算法，分析了两比特翻转算法的优势和不足，并对两比特翻转算法译码失败时的情况作出了总结与分析。通过分析两比特翻转算法译码失败的特点，总结了陷阱集的相关特点，并研究了一种提前观测译码过程是否可能进入陷阱集的方法，并基于这种方法对两比特翻转算法进行了改进。\n 通过对这种改进算法的仿真，可以发现在译码性能上，两比特翻转算法相比传统的比特翻转算法，有一定的提升，并且由于引入了陷阱集检测的提前终止机制，在迭代次数上也比传统比特翻转算法有较大改善，在译码时间性能上表现更优。

关键词：低密度奇偶校验码硬判决比特翻转译码算法陷阱集检测

来源：评论

学校读者我要写书评

暂无评论

MLC型NAND闪存的比特翻转译码算法研究

引用

微型机与应用 2017年第19期36卷 27-29,33页

作者：张旋李晓强西安理工大学陕西西安710082

随着闪存编程/擦除循环次数的增加,多级单元(Multi-Level Cell,MLC)的氧化隔离层被破坏,进而导致闪存的可靠性急剧降低。针对这种情况,在深入分析MLC闪存信道模型和数据保持噪声模型的基础上,提出了一种MLC型NAND闪存的比特翻转译码算... 详细信息

随着闪存编程/擦除循环次数的增加,多级单元(Multi-Level Cell,MLC)的氧化隔离层被破坏,进而导致闪存的可靠性急剧降低。针对这种情况,在深入分析MLC闪存信道模型和数据保持噪声模型的基础上,提出了一种MLC型NAND闪存的比特翻转译码算法。仿真结果表明,在MLC闪存信道下,该方法既可保证闪存单元的可靠性,又具有较短闪存单元的读取时间,从而实现了译码复杂度和性能间的良好折衷。

关键词：多级单元低密度奇偶校验码比特翻转译码算法

来源：评论

学校读者我要写书评

暂无评论

面向MLC闪存的低密度校验码译码算法研究

面向MLC闪存的低密度校验码译码算法研究

引用

作者：张旋西安电子科技大学

学位级别：博士

NAND闪存由于其高性能、低能耗、高存储容量和非易失性等优点现已成为各类便携式数字设备和企业数据中心的重要存储介质。多级单元(Multi-Level Cell,MLC)技术通过量化存储单元中电荷数量来提高NAND闪存的存储容量。但是,由于MLC单元中... 详细信息

NAND闪存由于其高性能、低能耗、高存储容量和非易失性等优点现已成为各类便携式数字设备和企业数据中心的重要存储介质。多级单元(Multi-Level Cell,MLC)技术通过量化存储单元中电荷数量来提高NAND闪存的存储容量。但是,由于MLC单元中电荷等级比单级单元(Single-Level Cell,SLC)更加紧密,单元间干扰和电荷泄漏等噪声导致MLC闪存更容易出现错误。特别地,随着NAND闪存芯片封装尺寸的缩小,MLC型NAND闪存的可靠性面临着严峻的挑战。纠错码技术为解决大容量闪存系统所面临的可靠性问题提供了一种有效途径。而传统的RS码和BCH码等纠错码技术不能满足MLC闪存系统数据存储可靠性要求。因此,迭代译码算法下具有良好纠错性能的低密度校验(Low-Density Parity-Check,LDPC)码已经成为提高闪存存储系统可靠性的重要纠错码技术。本文对面向MLC闪存的LDPC码的迭代译码算法及其理论进行了深入研究,通过利用MLC闪存器件的特征,提出了适用于MLC闪存系统的LDPC码几类迭代译码算法,提高了MLC闪存系统数据存储的可靠性,研究工作取得的主要成果总结如下:1.随着MLC单元比特存储密度的增加,单元间干扰成为影响闪存可靠性的主要因素。在深入分析MLC闪存内部数据存储信道错误规律的基础上,设计了MLC闪存译码的一种比特翻转规则,提出了一种适用于MLC闪存的LDPC码的改进型比特翻转译码算法。仿真结果表明,在相同的感知精度时,所提出MLC闪存比特翻转算法的译码性能优于传统比特翻转译码算法的性能,而且MLC闪存的改进型比特翻转译码算法可以有效减少译码的平均迭代次数。2.针对寄生耦合电容效应导致相邻MLC中的阈值电压失真而产生存储数据错误的问题,在深入分析MLC闪存错误原因的基础上,利用蒙特卡罗方法得到的相邻MLC闪存阈值电压分布的重叠区域来确定存储比特的可靠性,设计了变量节点的一种比特翻转规则。基于该比特翻转规则,提出了LDPC码比特翻转译码算法。仿真结果表明,耦合强度系数s(28)1.8与感知精度分别为p(28)4和p(28)5时,与现有MLC闪存比特翻转译码算法相比较,所提出MLC闪存比特翻转译码算法的译码性能分别提高了81%和91%,并且译码的平均迭代次数分别减少了9.8%和21%。3.利用单元间干扰噪声特点,设计了MLC闪存信道下LDPC码迭代译码的归一化权重和对数似然比(Log-Likelihood Ratio,LLR)调整两种策略。为了达到译码算法复杂度和性能的更好折中,基于这两种策略,提出了一种MLC闪存的LDPC码加权比特翻转(Weight Bit-Flipping,WBF)译码算法。仿真结果表明,在MLC闪存信道模型下,与现有MLC闪存的WBF、MWBF和IMWBF译码算法相比较,所提出MLC闪存WBF译码算法具有更好的译码性能和更少的平均迭代次数。***闪存信道的噪声可能导致获取的LLR值不够准确,这就影响了MLC闪存信道模型下LDPC码软判决译码算法的性能。通过利用MLC阈值电压的熵函数计算相邻MLC阈值电压分布间重叠区域来确定存储比特的可靠度,设计了一种MLC存储比特LLR值的动态更新策略,基于该动态更新策略,提出了一种MLC闪存的LDPC码最小和(Min-Sum,MS)译码算法。仿真结果表明,与传统的LDPC码MS译码算法相比较,所提出的LDPC码MS译码算法具有更好的译码性能与更少的平均迭代次数。5.针对采用洪泛(Flooding)调度的LDPC码MS译码算法收敛速度慢及消耗存储资源高的问题,提出了一种基于MLC闪存存储比特可靠性的串行调度策略。仿真结果表明,耦合强度因子s(28)1.9和读取精度为p(28)5时,与采用Flooding调度策略、分层(Layered)调度策略及梳洗(Shuffled)调度策略的LDPC码MS译码算法相比较,所提出的基于可靠性串行调度策略的LDPC码MS译码算法的译码性能分别提高了54%、33%和36%,并且平均译码迭代次数分别减少了51%、19%和15.8%。

关键词：多级单元闪存纠错码低密度校验码比特翻转译码算法加权比特翻转译码算法最小和译码算法

来源：评论

学校读者我要写书评

暂无评论

改进的基于奇偶校验码的McEliece变型方案

引用

计算机应用研究 2019年第10期36卷 3039-3042,3053页

作者：李梦东孙玉情韦依儿程思培北京电子科技学院北京100070 西安电子科技大学通信工程学院西安710071

McEliece公钥加密体制是基于编码理论的公钥密码体制,其安全性可以归约到一般线性码译码问题,可以抵抗量子攻击。提出了一种改进的基于准循环中密度奇偶校验(QC-MDPC)码和准循环低密度奇偶校验(QC-LDPC)码的McEliece变型方案。主要改进... 详细信息

McEliece公钥加密体制是基于编码理论的公钥密码体制,其安全性可以归约到一般线性码译码问题,可以抵抗量子攻击。提出了一种改进的基于准循环中密度奇偶校验(QC-MDPC)码和准循环低密度奇偶校验(QC-LDPC)码的McEliece变型方案。主要改进是将QC-LDPC码和QC-MDPC码的奇偶校验矩阵结合作为私钥,生成两者的级联码字应用于McEliece变型方案,并且给出了改进的译码算法。分析表明在80bit安全参数下该体制密钥量小且实现的复杂度低,能抵抗最近提出的分别针对QC-MDPC和QC-LDPC体制的密钥恢复攻击。

关键词：准循环低密度奇偶校验码准循环中密度奇偶校验码 McEliece公钥体制比特翻转译码算法

来源：评论

学校读者我要写书评

暂无评论

基于LDPC-MIMO-OFDM系统的改进译码算法研究

基于LDPC-MIMO-OFDM系统的改进译码算法研究

引用

作者：张君生天津师范大学

学位级别：硕士

随着科技的不断进步,更高的可靠性、稳定性和数据传输速率成为了无线通信系统长期以来不变的改进目标。面对越来越复杂的通信环境和越来越稀缺的频谱资源,如何降低系统的误码率、提高信道容晕、减小信号衰落产生的影响成为亟待解决的问... 详细信息

随着科技的不断进步,更高的可靠性、稳定性和数据传输速率成为了无线通信系统长期以来不变的改进目标。面对越来越复杂的通信环境和越来越稀缺的频谱资源,如何降低系统的误码率、提高信道容晕、减小信号衰落产生的影响成为亟待解决的问题。针对现代无线通信领域的诸多问题,研究人员提出了利用多输入多输出(Multiple Input Multiple Output, MIMO)技术同时结合正交频分复用(Orthogonal Frequency Division Multiplexing, OFDM)技术的通信系统方案,建构了MIMO-OFDM无线通信系统。本文以此为背景,系统地研究了低密度奇偶校验(Low Density Parity Check, LDPC)码的编译码方法,在提高算法的译码性能基础上,将LDPC码和MIMO-OFDM系统相结合,进行实验仿真分析。首先,简述了LDPC码、MIMO和OFDM技术的研究背景和意义,总结了近年来国内外关于LDPC码和MIMO-OFDM系统相关研究的现状。其次,围绕LDPC码的基本定义、构造方法、编码方案进行了详细的阐述。并对性能较为优越、应用广泛的准循环LDPC码进行了研究。然后,将LDPC码的“硬”、“软”两种判决译码算法做了理论分析——主要针对比特翻转和置信传播译码及二者的改进算法进行了研究。通过仿真实验,从误码率性能上对多个软判决译码进行了分析,对数域BP (Belief Propagation)算法的误码率性能最优但复杂度也最大;基于对数域BP算法的最小和算法虽然降低了算法复杂度,但其误码率性能也随之变差。在此基础上,本文给出了基于变量节点优化和校验节点简化的改进对数域BP译码算法,在改进其译码性能的同时降低译码复杂度。最后,通过分析MIMO与OFDM技术,构建了MIMO-OFDM通信系统,对LDPC码在MIMO-OFDM系统中的应用进行了研究。利用软件仿真分析了不同参数对系统误码率性能的影响。

关键词：低密度奇偶校验码比特翻转译码算法置信传播译码算法多输入多输出正交频分复用

来源：评论

学校读者我要写书评

暂无评论

面向闪存的高效翻转译码方法研究

面向闪存的高效翻转译码方法研究

引用

作者：范东丽东南大学

学位级别：硕士

闪存(Flash Memory)作为一种长寿命、非易失的数据存储介质,具有大容量、低功耗、快速读写、高密度存储等优点,其中NAND闪存凭借着高速率写入和擦除操作,在不超过4GB的低容量应用中性能优势表现得尤为明显,越来越多的处理器具备直接NAN... 详细信息

闪存(Flash Memory)作为一种长寿命、非易失的数据存储介质,具有大容量、低功耗、快速读写、高密度存储等优点,其中NAND闪存凭借着高速率写入和擦除操作,在不超过4GB的低容量应用中性能优势表现得尤为明显,越来越多的处理器具备直接NAND接口,并能直接从NAND接口导入数据。近年来,随着工艺技术和应用要求的提升,闪存芯片尺寸持续缩减,存储密度不断增加,闪存存储系统的可靠性受噪声干扰等因素的影响越来越大,BCH码和LDPC码等信道编码技术被应用于闪存的差错控制,以提高存储系统的可靠性。但根据软信息译码的软判决译码算法复杂度高,系统处理时延大。为了进一步降低整个闪存系统的时延和硬件实现复杂度,论文研究了适用于BCH码和LDPC码的高效翻转译码算法。首先,论文介绍了闪存存储系统的类型与结构、存储原理以及差错控制机理,并围绕BCH码和LDPC码两种纠错编码方式,从码字构造、表示方法、编译码原理等方面进行了介绍。其次,针对二元LDPC码,论文详细介绍了硬判决和软信息辅助的比特翻转译码算法,提出了一种具有动态门限的低时延的硬判决比特翻转译码算法,在迭代译码过程中,根据上次译码的比特翻转情况,自动调整比特翻转的门限值。在一次迭代过程中,门限值的降低使得尽可能多的错误比特并行翻转,提高了译码的有效性。门限值的升高防止了正确比特的过校正,提高了译码的可靠性。整个译码过程不需要寻找最大的翻转权重值,降低了复杂度并支持高速并行译码实现。仿真结果表明,具有动态门限的比特翻转译码方法不仅译码复杂度低、收敛速度快,而且具有更佳的译码性能。提出的高效的并行比特翻转算法可以作为软译码方案的一个重要补充,对于采用LDPC码编码的闪存系统,可以结合该算法大幅减少软判决算法的调用,有效降低系统实际功耗。接着,论文研究了比特翻转译码算法在BCH码上的应用,二元BCH码校验矩阵密度高且行列重量分布差异很大,在进行比特翻转算法研究之前,需要对校验矩阵进行一定的转换。首先,根据BCH码原码的对偶码的生成矩阵是原码的校验矩阵,将BCH码校验矩阵稀疏化;其次根据BCH码按比特循环移位的循环结构,将稀疏化后的BCH码校验矩阵规则化,最终得到等价于原码的规则校验矩阵,且具有最小重量,然后在等价的校验矩阵上进行比特翻转译码算法的研究。针对一些同时采用BCH码和LDPC码的高性能闪存系统,我们研究的基于比特翻转译码方法可以支持LDPC码和BCH码硬判决译码的同架构硬件实现方案,有效减少硬件系统的资源开销。最后,针对多元LDPC码,论文介绍了多种符号翻转译码算法的性能和译码复杂度,提出了一种基于迭代次数进行分层设定最大翻转符号数的符号翻转译码算法,实现每次迭代过程中多符号的动态翻转。在迭代初期,允许翻转的符号数多,加快了译码收敛速度,减少译码时延;随着翻转译码迭代次数的增加,允许同时翻转的符号数逐渐降低,可有效纠正过翻转的符号位,提高翻转精准度,从而改善译码性能,提高系统可靠性。仿真结果表明,相比于现有的符号翻转译码算法,论文提出的译码方法不仅能够获得更好的译码性能,而且能够加快译码收敛,降低译码时延,适合在对时延要求较高的闪存系统的使用。

关键词：闪存 LDPC码比特翻转译码算法符号翻转译码算法 BCH码

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：