检索结果-内蒙古大学图书馆

微电子学 2020年第1期50卷 6-10页

作者：吴唐政王娜谢亮金湘亮湘潭大学物理与光电工程学院湖南湘潭411105 微光电与系统集成湖南省工程实验室湖南湘潭411105 湖南师范大学物理与电子科学学院长沙410081

设计了一种14位100 MS/s的流水线模数转换器(ADC)。采样保持电路与第1级2.5位乘法数模转换器(MDAC1)共享运放,降低了功耗。提出了一种改进的跨导可变双输入开关运放,以满足采样保持和MDAC1对运放的不同要求,并消除记忆效应和级间串扰。... 详细信息

设计了一种14位100 MS/s的流水线模数转换器(ADC)。采样保持电路与第1级2.5位乘法数模转换器(MDAC1)共享运放,降低了功耗。提出了一种改进的跨导可变双输入开关运放,以满足采样保持和MDAC1对运放的不同要求,并消除记忆效应和级间串扰。ADC后级采用5级1.5位运放共享结构。基于0.18μm CMOS工艺,ADC核心面积为1.4 mm^2。后仿真结果表明,在1.8 V电源电压下,当采样速率为100 MS/s、输入信号频率为46 MHz时,ADC的信噪比(SNR)为82.6 dB,信噪失真比(SNDR)为78.7 dB,无杂散动态范围(SFDR)为84.1 dB,总谐波失真(THD)为-81.0 dB,有效位数(ENOB)达12.78位。ADC整体功耗为116 mW。

关键词：流水线模数转换器运放共享跨导可变

来源：评论

学校读者我要写书评

暂无评论

高精度中频采样流水线模数转换器关键技术研究

高精度中频采样流水线模数转换器关键技术研究

引用

作者：甘萍西安电子科技大学

学位级别：硕士

模数转换器(ADC)的速率和精度表征了实际应用中控制系统的性能。在给定面积和功耗的情况下,流水线ADC是同时实现高速和高精度最佳选择。特别是现在许多中频采样超外差式通信系统中需要ADC对频率高达300MHz的输入信号进行采样,以减小发... 详细信息

模数转换器(ADC)的速率和精度表征了实际应用中控制系统的性能。在给定面积和功耗的情况下,流水线ADC是同时实现高速和高精度最佳选择。特别是现在许多中频采样超外差式通信系统中需要ADC对频率高达300MHz的输入信号进行采样,以减小发射机复杂性和降低整个系统成本。流水线ADC广泛应用于上述无线通信系统,它可以实现12-16位精度,70～80dB SNR,85-95dB SFDR,100-300MS/s,而功耗小于1W。因此高精度中频采样流水线ADC关键技术的研究显得尤为重要。论文在分析实际开关电容流水线ADC误差源的基础上,对高精度中频采样流水线ADC关键技术进行研究,并提出了以一种适用于中频采样流水线ADC的设计方法和设计实例。论文首先介绍了中频采样理论、流水线ADC的基本原理和误差来源,然后阐述了消除或减小这些误差的方法或关键技术,最后,对14位250MS/s中频采样流水线ADC进行设计实现。运算放大器是流水线ADC的关键电路,论文详细介绍了一种短沟道CMOS放大器设计方法。同时,流水线ADC中各模块之间的连线复杂且寄生参数对系统性能影响很大,特别是当输入信号频率较高时。因此,中频带通采样系统中的流水线ADC的版图设计十分重要。论文提出了一种解决流水线ADC中采样电容和互连线的寄生问题和对称性问题的版图设计方法。论文采用SMIC 0.18μm 1P6M 1.8V标准CMOS工艺实现了14位250MS/s流水线ADC,包括ESD焊盘,芯片总面积为3.55×3.25mm2,其中有源区面积约为2.5mm2。仿真结果表明当采样频率为250MHz时,输入频率为11.04MHz,摆幅为1.5V的正弦信号时,得到SNDR为80.12dB,SFDR为98.41dB,有效位数为13.01位。当采样频率提高到170.71MHz时,SNDR为79.41dB,SFDR为97.95dB,有效位数为12.89位。输入频率为523.25MHz时,SNDR为79.09dB,SFDR为95.47dB,有效位数为12.84位。设计的流水线ADC满足中频带通采样系统要求。

关键词：流水线模数转换器中频采样开关电容增益数模单元比较器

来源：评论

学校读者我要写书评

暂无评论

12位50MS/s流水线模数转换器的分析与设计

12位50MS/s流水线模数转换器的分析与设计

引用

作者：张欧北京大学

学位级别：硕士

在数字信号处理广泛渗透入当代电子系统的背景下，数据转换器开始在整个系统中扮演越来越重要的角色。近年来，随着电子和通信理论的继续向前发展，以数字无线电为代表的新需求更成了数据转换器发展的直接推动力。\n 在接收端，数字... 详细信息

在数字信号处理广泛渗透入当代电子系统的背景下，数据转换器开始在整个系统中扮演越来越重要的角色。近年来，随着电子和通信理论的继续向前发展，以数字无线电为代表的新需求更成了数据转换器发展的直接推动力。\n 在接收端，数字无线电的关键在于需要一个模数转换器(ADC)完成射频信号往数字信号的转换，此时往往要求ADC同时具有足够的精度，速度与线性度。在各种结构的ADC中，流水线ADC通过逐级转换的操作方式，可以在较小的硬件开销下达到较高的精度(8-16位)，同时由于工作速度只由单个流水级决定，其转换速率也相对较高(>10MS/s)。因此，流水线ADC在数字无线电平台上得到了广泛的应用。\n 基于这一背景，本文设计了一个可用于中频与基带数字化的12位50MS/s流水线ADC。论文首先讨论了流水线ADC的工作原理。其次，考察了各种非理想因素对流水线ADC的影响。再其次，分析了取消采样保持电路后流水线ADC可能出现的潜在问题，采用了一种适用于流水线ADC的无采样保持电路的前端结构。最后，介绍了整个ADC的电路和版图设计。本文的主要贡献在于改进了余量增益电路(MDAC)放大相期间运放输出响应特性的分析模型，并利用这一模型指出了运放的优化设计方法。\n 电路的仿真结果表明设计达到了预期的目的，这不仅验证了设计理论的正确性，而且还对进一步流片提供了有利的保障。

关键词：流水线模数转换器数字信号处理前端结构运算放大器输出响应余量增益电路

来源：评论

学校读者我要写书评

暂无评论

低功耗流水线模数转换器的研究与设计

低功耗流水线模数转换器的研究与设计

引用

作者：何伟雄电子科技大学

学位级别：硕士

随着无线通信系统和便携式消费电子产品的快速增长,从而对低功耗和小尺寸模数转换器(Analog-to-Digital Converter, ADC)的需求不断增加。在众多的中等精度模数转换器结构中,流水线模数转换器由于其分级转换、流水线工作的特点,可以在... 详细信息

随着无线通信系统和便携式消费电子产品的快速增长,从而对低功耗和小尺寸模数转换器(Analog-to-Digital Converter, ADC)的需求不断增加。在众多的中等精度模数转换器结构中,流水线模数转换器由于其分级转换、流水线工作的特点,可以在速度、功耗和芯片面积之间达到较好的折中。本论文所设计的10位100-MHz采样频率流水线模数转换器由8级1.5位/级的流水线和最后一级2位Flash ADC构成。每级1.5位的结构和数字误差校正逻辑的使用,降低了每一级子模数转换器的精度要求,从而子模数转换器可以采用没有直流功耗的动态比较器来实现。在采样电容和运放逐级缩减的基础上,本论文还采用了如下电路技术来进一步降低功耗和面积: (1)采用没有传统前端采样保持放大器的第一级流水线结构。同时,这也避免了前端采样保持放大器贡献的噪声和非线性失真。 (2)使用双输入差分对的开关运放来实现流水线模数转换器相邻两级运放共享的结构。这去除了传统运放共享结构由于共享一对差分对而需要增加的串联开关和没有重置运放输入端而带来的“记忆效应”的影响。本论文采用0.18-μm CMOS(仅采用BiCMOS工艺中的CMOS器件)工艺完成了一个低电压低功耗10位100-MHz采样频率的流水线模数转换器的设计。瞬态噪声(Transient Noise)仿真的结果表明,在100-MHz采样频率下,当输入正弦信号频率接近奈奎斯特率(fin=48.85-MHz)时,达到了73.23 dB的SFDR和59.67 dB的SNDR;同时在1.8-V电源电压下,仅消耗19.7-mW的功耗。

关键词：流水线模数转换器低功耗运放共享技术开关运放栅压自举开关

来源：评论

学校读者我要写书评

暂无评论

应用于CMOS图像传感器的低功耗流水线模数转换器的研究

应用于CMOS图像传感器的低功耗流水线模数转换器的研究

引用

作者：王晓楠天津大学

学位级别：硕士

在混合信号系统中,模数转换器(ADC)是一个非常关键的部分。它是负责将模拟信号转换成为数字信号的器件,有着非常广阔的应用范围。流水线模数转换器(Pipelined ADC),由于其在低功耗高速高精度方面的结构优势,在更加广泛的领域中得到了应... 详细信息

在混合信号系统中,模数转换器(ADC)是一个非常关键的部分。它是负责将模拟信号转换成为数字信号的器件,有着非常广阔的应用范围。流水线模数转换器(Pipelined ADC),由于其在低功耗高速高精度方面的结构优势,在更加广泛的领域中得到了应用。本文主要针对应用于CMOS图像传感器的高性能的流水线ADC进行研究,并设计了一个低功耗10位10MHz流水线结构的模数转换器,设计基于SMIC 0.18μm CMOS工艺。本文主要论述了以下几个方面: 第一,介绍了用Matlab建立的每级1.5位流水线ADC的系统模型。通过建立数学模型,把握系统的性能指标。在系统模型中加入非理想因素,如热噪声、余数放大器的增益误差、比较器失调误差和各种非线性误差。通过误差对系统性能影响的分析来指导电路设计。第二,本文着重强调了精度和功耗的要求,这主要体现在: 1)功耗方面:采用带数字冗余校正的传统每级1.5位流水线结构,最大的降低比较器失调要求;采用电荷翻转型(flip-around)采样保持(T/H)电路,最小化采样保持级的噪声和功耗;采用电容缩减因子,降低后级运算跨导放大器(OTA)的要求,减小功耗;折衷考虑噪声和功耗,最优化采样电容值和OTA的工作电流。 2)精度方面:采样保持级采用自举(boost-strapping)开关和环内开关(in-loop switch)技术,大大提高了开关的线性度,减小失真;在时序上进行改进以消除比较器的反馈(kick-back)噪声等。第三,对于设计中的数字部分,通过仔细设计时钟电路产生合理的系统时序,保证了系统的可靠性。另外,论文还提到了设计其他辅助的电路如锁存器阵列,全加器等的方法。这些电路主要用于完善系统的功能,并实现数字校正。第四,把握当今模数转换器中研究的重点,对精度要求更高时采用的电容误差校正理论进行了简单的介绍,用数学模型进行小信号分析仿真,在此基础上提出了OTA和比较器共享技术,为更进一步优化降低功耗提出了理论依据。

关键词：流水线模数转换器低功耗数字校正电容误差校正 CMOS图像传感器

来源：评论

学校读者我要写书评

暂无评论

14比特100兆采样/秒流水线模数转换器研究与设计

14比特100兆采样/秒流水线模数转换器研究与设计

引用

作者：范凯上海交通大学

学位级别：硕士

随着数字信号处理技术的快速发展,无线通信系统日益发展,对应用于通信系统的模数转换器(Analog-to-Digital Converter,ADC)的性能要求也越来越高,本文主要研究与设计广泛应用于无线通信系统中的流水线模数转换器(pipeline ADC)。本文先... 详细信息

随着数字信号处理技术的快速发展,无线通信系统日益发展,对应用于通信系统的模数转换器(Analog-to-Digital Converter,ADC)的性能要求也越来越高,本文主要研究与设计广泛应用于无线通信系统中的流水线模数转换器(pipeline ADC)。本文先简要介绍模数转换器的应用环境、分类、发展现状及趋势,研究了流水线式模数转换器的系统结构及主要性能参数,主要分析了引起流水线模数转换器性能参数的一些非理想因素;接着本文从电路模块讲述了流水线模数转换器的关键电路模块设计,主要包括运算放大器的研究与设计、比较器电路研究与设计及栅压自举开关的设计;整个14比特模数转换器的仿真结果显示,当无电容失配情况下,设计的电路SNDR(Signal to Noise and Distortion Ratio)为77.65dB,SFDR (Spurious Free Dynamic Range)为90.71dB,当电容失配为0.1%情况下,设计的电路SNDR(Signal to Noise and Distortion Ratio)为66.77dB,SFDR(Spurious Free Dynamic Range)为76.22dB。接着论文主要对模数转换器的数字校准算法作了研究,主要研究了两种主流的数字校准算法,一种是基于LMS(Least Mean Square)自适应算法的数字校准技术,另外一种是基于PN(Pseudo Noise)Dithering的数字校准技术,在MATLAB中建模仿真显示这两种算法都能使流水线模数转换器的有效位数ENOB(Effective Number of Bits)从8比特提高到12比特以上。完全符合应用要求。

关键词：流水线模数转换器运算放大器数字校准技术 LMS自适应算法 PN Dithering

来源：评论

学校读者我要写书评

暂无评论

14位无采保高速流水线模数转换器研究

14位无采保高速流水线模数转换器研究

引用

作者：张鹏西安电子科技大学

学位级别：硕士

随着数字处理芯片性能的提升和无线通信技术的发展,对ADC(模数转换器)的速度和精度提出了新的要求。流水线结构的ADC特别适合于高速高精度应用场合,受到广泛青睐。无采保的流水线结构能有效降低功耗、噪声和非线性已成为目前研究的热点... 详细信息

随着数字处理芯片性能的提升和无线通信技术的发展,对ADC(模数转换器)的速度和精度提出了新的要求。流水线结构的ADC特别适合于高速高精度应用场合,受到广泛青睐。无采保的流水线结构能有效降低功耗、噪声和非线性已成为目前研究的热点。对于无采保结构的流水线ADC而言,第一级电路的设计至关重要,其性能好坏直接决定整个ADC性能的优劣。论文以第一级电路设计为例介绍了无采保高速流水线ADC的设计过程。第一级电路主要由采样网络、子ADC、子DAC(数模转换器)、dither(随机抖动)注入以及余差放大器组成。在无采保流水线ADC中,采样网络和子ADC同时对输入信号进行采样,这两部分必须精确匹配,以保证采样得到的输入信号相同。子ADC将采样到的输入信号量化产生本级输出的数字码。子ADC的输出经编码后作为子DAC输入。子DAC输出与采样网络采样到的输入信号及dither信号作差,经余差放大器放大后产生后级输入信号。子ADC中比较器存在失调电压,需采用冗余位校正算法。为有效提高子DAC中单位电容大小,将子ADC奇偶比较器输出区别编码。Dither信号通过向输入信号中注入确定的噪声来降低DNL(微分非线性)误差,可以有效提高ADC线性度,为不降低SNR(信噪比)需在输出的数字码中减去噪声所对应的数字码。余差放大器采用高增益宽带宽放大器以满足所处理的模拟信号的精度、速度要求。在余差放大器中采用摆幅缩放技术即可以提高放大器输出模拟信号的线性度,又可以增大单位反馈电容大小提高匹配性。论文首先给出了流水线ADC的基本组成,并分析了其电路实现中存在的非理想效应,针对这些非理想效应介绍了相应的消除技术。这些消除技术包括:改进的自举开关、高速比较器的输出失调消除、dither技术、高增益高带宽放大器等。最后,对ADC的基本组成模块和性能提高技术的具体电路实现过程进行了介绍。提出的ADC基于SMIC 0.18μm 1.8V 1P6M CMOS标准工艺制程,版图总面积4.95mm2。对设计的电路进行仿真表明:改进的自举开关,当采样频率为166MSps,输入频率为17.578 125MHz、峰峰值为2V的正弦差分信号时测得输出信号的SFDR(无杂散动态范围)为110dBc;高速比较器传输延时为438.5ps,失调电压期望为90.55μV,标准差为5.47mV;在166MSps采样频率下,当输入-0.913 1dBFS频率为17.700 195 312 5MHz信号时,测得整体ADC的SNR为84.606dB、SFDR为105.027dBc,而当输入信号频率上升到899.291 992 187 5MHz时,SFDR依然有58.566dBc。在不同工艺角下对整体电路仿真显示最坏情况下SNR为81.756dB,SFDR为95.502dBc。

关键词：流水线模数转换器无采保模数转换器高速比较器随机抖动自举开关

来源：评论

学校读者我要写书评

暂无评论

12位流水线模数转换器关键技术研究

12位流水线模数转换器关键技术研究

引用

作者：赵前西安电子科技大学

学位级别：硕士

模数转换器作为自然信号与机器信号沟通的桥梁,一直伴随着社会日益增长的需求快速发展。进入21世纪以来,流水线模数转换器凭借着高分辨率、高采样率和结构简单等一系列优点被广泛应用于纳米级CMOS系统中,其具有广阔的发展前景。因此研... 详细信息

模数转换器作为自然信号与机器信号沟通的桥梁,一直伴随着社会日益增长的需求快速发展。进入21世纪以来,流水线模数转换器凭借着高分辨率、高采样率和结构简单等一系列优点被广泛应用于纳米级CMOS系统中,其具有广阔的发展前景。因此研究高分辨率、高采样率、低功耗的流水线模数转换器具有重要的意义。论文首先介绍了各主流模数转换器的结构以及工作原理,并对比分析了全并行模数转换器、两步式模数转换器、逐次逼近型模数转换器以及流水线模数转换器的工作原理和优劣势。分析了流水线模数转换器的主要参数,研究了模数转换器的非理想因素。基于理论分析,建立了模数转换器Simulink模型,实现了LMS数字校准算法。在电路设计阶段完成了关键性的采样保持电路和Sub-ADC电路。为减小芯片面积,采样保持电路采用翻转式开关电容结构,设计了一种用于采样保持电路的新型的自举开关,相较于传统自举开关减少了电容使用数量。Sub-ADC模块中采用电容开关动态锁存结构比较器,实现了比较精度高,工作速度快的目标。论文在折中考虑设计复杂度和功耗的情况下,在MATLAB平台上实现了带有后台校准算法的12位100MHz采样率的模数转换器模型,仿真结果表明校准后输出的有效位数达到了11.4bits,静态参数由校准之前的DNL=-1/+2.3LSB,INL=-1.5/+2.2LSB,上升到校准之后的DNL=-0.31/+0.36LSB,INL=-0.2/+0.24LSB。基于SMIC 40nm工艺,根据MATLAB模型给出的设计参数,在Cadence的Virtuoso平台上完成了12位流水线模数转换器的采样保持电路及Sub-ADC电路的设计工作,在电源电压1.2V,输入频率为4.20MHz的全差分正弦波情况下,得到采样保持电路的输出有效位数为11.8bits。设置输入频率靠近奈奎斯特频率点,取频率为49.12MHz的全差分正弦波作为输入,得到采样保持电路输出有效位数为11.4bits。对Sub-ADC相关电路仿真,结果显示Sub-ADC中比较器分辨率为55μV,满足设计要求的292μV,Sub-ADC的输出逻辑符合布尔函数,表明本设计满足系统指标要求。

关键词：流水线模数转换器 MATLAB建模后台校准采样保持电路

来源：评论

学校读者我要写书评

暂无评论

40MHz、10bit流水线模数转换器的研究

40MHz、10bit流水线模数转换器的研究

引用

作者：殷湛中国科学技术大学

学位级别：硕士

本文对一个高性能、低功耗、流水线结构的A/D转换器的主要模块电路进行了深入的研究和分析。该模数转换器工作在3.

关键词：流水线模数转换器动态闩锁金属氧化物跨导反型系数场效应晶体管

来源：评论

学校读者我要写书评

暂无评论

标准数字CMOS工艺下高速流水线模数转换器的研究与设计

标准数字CMOS工艺下高速流水线模数转换器的研究与设计

引用

作者：盛云复旦大学

学位级别：硕士

消费类电子产品市场中数码相机、数字电视、监视器和投影仪等视频应用的广泛应用,促进了视频处理电路的快速发展。作为一个瓶颈模块,高速高精度ADC成为热门研究课题。本文研究了标准数字CMOS工艺下适于系统集成的低成本高速高精度流水... 详细信息

消费类电子产品市场中数码相机、数字电视、监视器和投影仪等视频应用的广泛应用,促进了视频处理电路的快速发展。作为一个瓶颈模块,高速高精度ADC成为热门研究课题。本文研究了标准数字CMOS工艺下适于系统集成的低成本高速高精度流水线模数转换器（ADC）的实现。在系统设计方面,本文通过建立开关电容型流水线ADC的噪声模型,得到级位数和采样保持电容的优化取值;根据级电路的建立误差模型对运放电流进行了优化。最后总结了高速流水线ADC的低功耗设计流程。器件实现方面,探讨了标准数字CMOS工艺下高性能电容的实现,提出了两种实用的金属互连线电容:具有高单位面积电容率的错列金属叉指电容和具有很好匹配特性的共极板金属叉指电容。最后,设计了一个用于视频前端的10位110MS/s流水线ADC,并完成了流片和测试。该ADC采用0.18μm标准数字CMOS工艺,电源电压为3.3/1.8V,集成了增益可变的宽带采样保持电路和片内参考源。论文还使用了对称栅压自举开关、衬底自适应开关、普通管和厚栅管结合的OTA等设计技术以达到最高110MHz的采样频率。测试结果表明,DNL和INL分别小于1LSB和2.7LSB,在采样频率和输入频率分别为100MHz和5.1MHz时SFDR为58.5dB,SNDR为48.7dB。当采样频率和输入频率分别为14.7MHz和6.9MHz时,SNDR为58.7dB。ADC的功耗为190mW,面积为2.7mm2。

关键词：流水线模数转换器数字CMOS工艺噪声模型对称栅压自举开关衬底自适应开关

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：